-
-
公开(公告)号：CN104063290A
公开(公告)日：2014-09-24
申请号：CN201410257505.6
申请日：2014-03-14
申请人： 英特尔公司
IPC分类号： G06F11/07
CPC分类号： G06F11/0757 , G06F1/3293 , G06F11/0745 , G06F13/4295 , Y02D10/14 , Y02D10/151
摘要： 描述了在链路状态训练序列中用于处理超时的系统、装置和方法。经受链路状态训练的端口的所有模块在进入最低功率状态之前被置为中间状态。
-
公开(公告)号：CN104050114A
公开(公告)日：2014-09-17
申请号：CN201410158195.2
申请日：2014-03-14
申请人： 英特尔公司
CPC分类号： G06F1/3287 , G06F1/3253 , G06F1/3278 , G06F9/4418 , G06F13/4295 , H04W52/0203 , Y02D10/151 , Y02D10/157 , Y02D70/1222 , Y02D70/1226 , Y02D70/1242 , Y02D70/1262 , Y02D70/142 , Y02D70/144 , Y02D70/164 , Y02D70/166
摘要： 描述了同步端口进入最低功率状态的系统、装置和方法。端口的所有逻辑在进入所述最低功率状态之前被置于中间状态。
-
公开(公告)号：CN110196771A
公开(公告)日：2019-09-03
申请号：CN201811516731.6
申请日：2018-12-12
申请人： 英特尔公司
摘要： 实施例的各方面涉及用于使用3.3伏GPIO引脚上的时钟请求消息来控制功率管理状态的系统、方法和装置。系统可以包括CPU根端口，其用于将第一时钟请求消息发送到符合PCIe协议的平台控制器集线器(PCH)，第一时钟请求消息包括被设置为断言PCH本地的3.3伏通用输入/输出(GPIO)引脚上的时钟请求发送的第一位(CLKREQ TX断言)的第一位；检测到连接的设备是否进入功率管理状态；并且，从CPU根端口向PCH发送第二时钟请求消息，所述第二时钟请求消息包括第一位和第二位，所述第一位被设置为取消断言时钟请求发送(CLKREQ TX取消断言)，而所述第二位用于断言3.3伏GPIO引脚上的时钟请求协议(CLKREQ#)。
-
公开(公告)号：CN104063290B
公开(公告)日：2018-02-16
申请号：CN201410257505.6
申请日：2014-03-14
申请人： 英特尔公司
IPC分类号： G06F11/07
CPC分类号： G06F11/0757 , G06F1/3293 , G06F11/0745 , G06F13/4295 , Y02D10/14 , Y02D10/151
摘要： 描述了在链路状态训练序列中用于处理超时的系统、装置和方法。经受链路状态训练的端口的所有模块在进入最低功率状态之前被置为中间状态。
-
公开(公告)号：CN107430569A
公开(公告)日：2017-12-01
申请号：CN201680012402.0
申请日：2016-02-22
申请人： 英特尔公司
CPC分类号： G06F13/4022 , G06F13/36 , G06F13/4068
摘要： 诸如逻辑PHY的片上系统可以被划分成具有固定路由的硬IP块，以及具有灵活路由的软IP块。每个硬IP块可以提供固定数量的通路。使用p个硬IP块，其中每个块提供n个数据通路，全部h＝n*p个硬IP数据通路被提供。其中，系统设计需要全部k个数据通路，可能k≠h，使得[k/n]硬IP块提供h＝n*p个可用的硬IP数据通路。在这种情况下，h-k个通路可以被禁用。在通路反转发生的情况下，例如，在硬IP和软IP之间，领结路由可以通过在软IP内多路复用器状可编程开关的使用而被避免。
-
公开(公告)号：CN107430569B
公开(公告)日：2021-06-29
申请号：CN201680012402.0
申请日：2016-02-22
申请人： 英特尔公司
摘要： 诸如逻辑PHY的片上系统可以被划分成具有固定路由的硬IP块，以及具有灵活路由的软IP块。每个硬IP块可以提供固定数量的通路。使用p个硬IP块，其中每个块提供n个数据通路，全部h＝n*p个硬IP数据通路被提供。其中，系统设计需要全部k个数据通路，可能k≠h，使得[k/n]硬IP块提供h＝n*p个可用的硬IP数据通路。在这种情况下，h‑k个通路可以被禁用。在通路反转发生的情况下，例如，在硬IP和软IP之间，领结路由可以通过在软IP内多路复用器状可编程开关的使用而被避免。
-
公开(公告)号：CN112231255A
公开(公告)日：2021-01-15
申请号：CN202011252637.1
申请日：2016-02-22
申请人： 英特尔公司
摘要： 诸如逻辑PHY的片上系统可以被划分成具有固定路由的硬IP块，以及具有灵活路由的软IP块。每个硬IP块可以提供固定数量的通路。使用p个硬IP块，其中每个块提供n个数据通路，全部h＝n*p个硬IP数据通路被提供。其中，系统设计需要全部k个数据通路，可能k≠h，使得[k/n]硬IP块提供h＝n*p个可用的硬IP数据通路。在这种情况下，h‑k个通路可以被禁用。在通路反转发生的情况下，例如，在硬IP和软IP之间，领结路由可以通过在软IP内多路复用器状可编程开关的使用而被避免。
-
公开(公告)号：CN108089940A
公开(公告)日：2018-05-29
申请号：CN201810044405.3
申请日：2014-03-14
申请人： 英特尔公司
IPC分类号： G06F11/07
CPC分类号： G06F11/0757 , G06F1/3293 , G06F11/0745 , G06F13/4295 , Y02D10/14 , Y02D10/151
摘要： 描述了在链路状态训练序列中用于处理超时的系统、装置和方法。经受链路状态训练的端口的所有模块在进入最低功率状态之前被置为中间状态。
-
公开(公告)号：CN104050114B
公开(公告)日：2017-12-29
申请号：CN201410158195.2
申请日：2014-03-14
申请人： 英特尔公司
CPC分类号： G06F1/3287 , G06F1/3253 , G06F1/3278 , G06F9/4418 , G06F13/4295 , H04W52/0203 , Y02D10/151 , Y02D10/157 , Y02D70/1222 , Y02D70/1226 , Y02D70/1242 , Y02D70/1262 , Y02D70/142 , Y02D70/144 , Y02D70/164 , Y02D70/166
摘要： 描述了同步端口进入最低功率状态的系统、装置和方法。端口的所有逻辑在进入所述最低功率状态之前被置于中间状态。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.027 秒)