-
公开(公告)号：CN104813286A
公开(公告)日：2015-07-29
申请号：CN201380060585.X
申请日：2013-06-19
申请人： 英特尔公司
发明人： R·萨桑卡
IPC分类号： G06F9/44
CPC分类号： G06F9/4401 , G06F1/324 , G06F1/3287 , G06F1/3296 , G06F9/4411 , G06F11/3409 , G06F11/3442 , G06F11/3452 , G06F11/3466 , G06F12/023 , G06F12/0638 , G06F15/781 , G06F2201/865 , G06F2201/88 , G06F2201/885 , G06F2212/205 , Y02D10/126 , Y02D10/171 , Y02D10/172
摘要： 本文描述的是用于代码区的最佳硬件配置的代码区的连续自动调整的机制。一种机制通过在使用可调整参数的不同集合来执行代码区的同时运算度量并基于所运算的度量来选择不同集合中的一个来自动调整用于被定界的代码区的可调整参数。
-
公开(公告)号：CN103946797B
公开(公告)日：2017-07-04
申请号：CN201180074953.7
申请日：2011-12-06
申请人： 英特尔公司
发明人： R·萨桑卡
CPC分类号： G06F9/30181 , G06F9/3001 , G06F9/30018 , G06F9/30036 , G06F9/30076 , G06F9/3017 , G06F9/30174
摘要： 矢量转换指令用于对要转换的代码区的开始和结束进行分界。代码区包括在源处理器的指令集中定义的第一矢量指令集。处理器接收矢量转换指令和分界的代码区，并将代码区转换成经转换的代码。经转换的代码包括在目标处理器的指令集中定义的第二矢量指令集。经转换的代码由目标处理器执行以产生结果值，结果值与执行代码区的源处理器产生的原始结果值相同。目标处理器在不是矢量寄存器的位置存储结果值，该位置与源处理器存储原始结果值的原始位置相同。
-
公开(公告)号：CN106843810A
公开(公告)日：2017-06-13
申请号：CN201710070155.6
申请日：2014-03-14
申请人： 英特尔公司
CPC分类号： G06F9/3005 , G06F8/433 , G06F11/0715 , G06F11/0721 , G06F11/076 , G06F11/3466 , G06F9/30145 , G06F9/3017 , G06F9/30185 , G06F9/3808
摘要： 本申请公开了跟踪指令的控制流程。公开了一种用于跟踪应用中的指令的控制流程以及基于所述应用中的所述指令的所述控制流程来执行处理设备的一次或多次优化的机制。生成控制流程数据以指示应用中的指令块的控制流程。控制流程数据可以包括指示是否可以对不同的指令块执行优化的注释。也可以使用控制流程数据来跟踪指令的执行，以判断是否将指令块中的指令分配给处理器的线程、进程和/或执行核，并判断在所述指令的执行过程中是否发生了错误。
-
公开(公告)号：CN107111554A
公开(公告)日：2017-08-29
申请号：CN201580061760.6
申请日：2015-10-09
申请人： 英特尔公司
发明人： R·萨桑卡 , E·乌尔德-阿迈德-瓦尔
IPC分类号： G06F12/0811 , G06F12/0875
摘要： 在本发明的一个实施例中，处理器包括上级高速缓存和至少一个处理器核。至少一个处理器核包括一个或多个寄存器以及多个指令处理级：解码单元，用于解码指令，指令需要多个数据元素的输入，其中多个数据元素中的每一个的大小小于处理器的高速缓存行的大小；执行单元，用于将多个数据元素加载到处理器的一个或多个寄存器，而不将空间上邻近所述多个数据元素的数据元素或所述多个数据元素加载到上级高速缓存中。
-
公开(公告)号：CN104049941A
公开(公告)日：2014-09-17
申请号：CN201410095950.7
申请日：2014-03-14
申请人： 英特尔公司
CPC分类号： G06F9/3005 , G06F8/433 , G06F11/0715 , G06F11/0721 , G06F11/076 , G06F11/3466
摘要： 本申请公开了跟踪指令的控制流程。公开了一种用于跟踪应用中的指令的控制流程以及基于所述应用中的所述指令的所述控制流程来执行处理设备的一次或多次优化的机制。生成控制流程数据以指示应用中的指令块的控制流程。控制流程数据可以包括指示是否可以对不同的指令块执行优化的注释。也可以使用控制流程数据来跟踪指令的执行，以判断是否将指令块中的指令分配给处理器的线程、进程和/或执行核，并判断在所述指令的执行过程中是否发生了错误。
-
公开(公告)号：CN103282877A
公开(公告)日：2013-09-04
申请号：CN201180062500.2
申请日：2011-12-06
申请人： 英特尔公司
发明人： D·J·萨格 , R·萨桑卡 , R·加伯 , S·赖金 , J·努兹曼 , L·佩雷德 , J·A·多莫 , H-S·金 , 吴友峰 , K·山田 , T-F·奈 , H·H·陈 , J·鲍巴 , J·J·库克 , O·M·沙克 , S·斯里尼瓦斯
CPC分类号： G06F8/4442 , G06F9/3842 , G06F9/3851 , G06F9/3861 , G06F9/54 , G06F11/3612 , G06F11/3636 , G06F11/3648 , G06F2213/0038
摘要： 描述了用于硬件或软件系统以将程序自动分解成多个并行线程的系统、设备和方法。在一些实施例中，系统和设备执行原始代码分解和/或所生成的线程执行的方法。
-
公开(公告)号：CN108351835B
公开(公告)日：2022-10-04
申请号：CN201680063732.2
申请日：2016-09-28
申请人： 英特尔公司
发明人： R·萨桑卡
IPC分类号： G06F12/0811
摘要： 在一个实施例中，处理器包括：取出逻辑，用于取出指令；解码逻辑，用于解码指令；高速缓存存储器；以及控制逻辑，用于接收高速缓存过滤指令，并且响应于高速缓存过滤指令，仅使存储器地址空间的选择的部分有资格被高速缓存在高速缓存存储器中。高速缓存过滤指令可以指示存储器地址空间的选择的部分。描述了并要求保护其他实施例。
-
公开(公告)号：CN107111554B
公开(公告)日：2021-01-22
申请号：CN201580061760.6
申请日：2015-10-09
申请人： 英特尔公司
发明人： R·萨桑卡 , E·乌尔德-阿迈德-瓦尔
IPC分类号： G06F12/0811 , G06F12/0875
摘要： 在本发明的一个实施例中，处理器包括上级高速缓存和至少一个处理器核。至少一个处理器核包括一个或多个寄存器以及多个指令处理级：解码单元，用于解码指令，指令需要多个数据元素的输入，其中多个数据元素中的每一个的大小小于处理器的高速缓存行的大小；执行单元，用于将多个数据元素加载到处理器的一个或多个寄存器，而不将空间上邻近所述多个数据元素的数据元素或所述多个数据元素加载到上级高速缓存中。
-
公开(公告)号：CN108228094A
公开(公告)日：2018-06-29
申请号：CN201711090913.7
申请日：2017-11-08
申请人： 英特尔公司
发明人： R·萨桑卡
IPC分类号： G06F3/06 , G06F12/0877
摘要： 本申请公开了存储器侧高速缓存中通路的伺机增加。处理器包括处理器核以及耦合到该处理器核的高速缓存控制器。高速缓存控制器用于为存储器分配高速缓存中的多个高速缓存条目，其中，处理器核用于：检测安装在计算系统中的所述存储器的量；以及响应于检测到少于所述计算系统的所述存储器的最大可允许量，指示所述高速缓存控制器增加在其中分配所述多个高速缓存条目的所述高速缓存的通路的数量。
-
公开(公告)号：CN104049941B
公开(公告)日：2017-04-12
申请号：CN201410095950.7
申请日：2014-03-14
申请人： 英特尔公司
CPC分类号： G06F9/3005 , G06F8/433 , G06F11/0715 , G06F11/0721 , G06F11/076 , G06F11/3466
摘要： 本申请公开了跟踪指令的控制流程。公开了一种用于跟踪应用中的指令的控制流程以及基于所述应用中的所述指令的所述控制流程来执行处理设备的一次或多次优化的机制。生成控制流程数据以指示应用中的指令块的控制流程。控制流程数据可以包括指示是否可以对不同的指令块执行优化的注释。也可以使用控制流程数据来跟踪指令的执行，以判断是否将指令块中的指令分配给处理器的线程、进程和/或执行核，并判断在所述指令的执行过程中是否发生了错误。
-
-
-
-
-
-
-
-
-
搜索结果
18 条记录 (耗时 0.025 秒)
