公开(公告)号：CN108228092A

公开(公告)日：2018-06-29

申请号：CN201710397578.9

申请日：2017-05-31

申请人： 东芝存储器株式会社

发明人： 菅野伸一

IPC分类号： G06F3/06

CPC分类号： G06F3/0611 ,  G06F3/0655 ,  G06F3/0688 ,  G06F9/45558 ,  G06F12/0638 ,  G06F2009/45583 ,  G06F2212/205

摘要： 本发明的实施方式实现能够支援由主机进行的存储管理的存储系统和非易失性存储器的控制方法。实施方式的存储系统将非易失性存储器逻辑上分割为包括第一存储区域和第二存储区域的多个存储区域。存储系统基于按每个存储区域指定能够写入的数据的总量的来自所述主机的请求，管理第一上限值和第二上限值，第一上限值表示向第一存储区域能够写入的数据的总量的上限，第二上限值表示向第二存储区域能够写入的数据的总量的上限，测定写入到第一存储区域的数据的总量和写入到第二存储区域的数据的总量。存储系统在写入到第一存储区域的数据的测定到的总量达到第一上限值的情况下，限制从主机向所述第一存储区域的数据的写入。

公开(公告)号：CN107851074A

公开(公告)日：2018-03-27

申请号：CN201680042331.9

申请日：2016-06-27

申请人： 高通股份有限公司

发明人： N·巴洛特 ,  Y·李

IPC分类号： G06F13/16 ,  G06F12/02 ,  G06F9/50

CPC分类号： G06F3/0611 ,  G06F3/0644 ,  G06F3/0685 ,  G06F9/50 ,  G06F12/00 ,  G06F12/02 ,  G06F12/023 ,  G06F12/0623 ,  G06F13/16 ,  G06F2212/1016 ,  G06F2212/1028 ,  G06F2212/205 ,  G06F2212/601 ,  Y02D10/13

摘要： 描述了促成对存储器设备的访问的系统、方法和装置。存储器设备内的存储器空间被划分成多个存储组域。此后，基于一个或多个应用使用要求将被配置成访问存储器空间的应用接口电路分类成多个接口群组。该多个接口群组中的每个接口群组被指派给该多个存储组域中的对应存储组域。随后提供每个接口群组与对应存储组域之间的访问，其中第一接口群组的第一应用接口电路访问第一对应存储组域，同时第二接口群组的第二应用接口电路访问第二对应存储组域。

公开(公告)号：CN107615254A

公开(公告)日：2018-01-19

申请号：CN201680029289.7

申请日：2016-05-20

申请人： 新加坡科技研究局

发明人： 金超 ,  席蔚亚 ,  扬啟良 ,  詹智勇

IPC分类号： G06F12/0866 ,  G06F3/06 ,  G06F17/30

CPC分类号： G06F12/0866 ,  G06F3/06 ,  G06F3/068 ,  G06F12/08 ,  G06F2212/1016 ,  G06F2212/205 ,  G06F2212/314

摘要： 提供一种用于在数据存储系统的混合存储节点中进行数据存储的方法。所述混合存储节点包括具有不同性能特性的第一存储设备和第二存储设备，其中所述第一设备包括用于高速缓存存储的至少一个高性能非易失性存储器。所述混合存储节点还包括用于管理所述混合存储节点中的数据存储的处理资源。所述方法包括从所述混合存储节点接收读取所存储的信息的读取请求，响应于所述读取请求，访问所述第一存储设备的高速缓存存储和所述第二存储设备的存储，以定位所存储的信息。

公开(公告)号：CN103946812B

公开(公告)日：2017-06-09

申请号：CN201180075118.5

申请日：2011-09-30

申请人： 英特尔公司

发明人： R.K.拉马努简 ,  R.阿加瓦尔 ,  郑凯 ,  T.波尔佩迪 ,  C.C.拉德 ,  D.J.齐默曼 ,  M.P.斯瓦米纳桑 ,  D.齐亚卡斯 ,  M.J.库马 ,  B.N.库里 ,  G.J.欣顿

IPC分类号： G06F12/00 ,  G11C7/10

CPC分类号： G06F12/0811 ,  G06F12/0895 ,  G06F12/0897 ,  G06F2212/2024 ,  G06F2212/205 ,  G11C11/40615 ,  G11C14/009 ,  Y02D10/13

摘要： 描述了用于集成存储器和存储分级体系的系统和方法，所述存储分级体系包括在计算机系统内的非易失性存储器层。在一个实施例中，PCMS存储器装置用作在分级体系中的一个层，有时被称作“远存储器”。将诸如DRAM的更高性能的存储器装置放置在远存储器的前面，并且用来屏蔽远存储器的性能限制中的一些。这些更高性能的存储器装置被称作“近存储器”。

公开(公告)号：CN106057230A

公开(公告)日：2016-10-26

申请号：CN201510788183.2

申请日：2015-11-17

申请人： 南亚科技股份有限公司

发明人： 莊达人 ,  郭启祥

IPC分类号： G11C11/00

CPC分类号： G11C11/16 ,  G06F12/0238 ,  G06F2212/1032 ,  G06F2212/1056 ,  G06F2212/202 ,  G06F2212/205 ,  G11C11/005 ,  G11C11/22 ,  G11C13/0002 ,  G11C13/0004 ,  G11C13/0011

摘要： 本发明公开了一电子装置和整合型非挥发性存储器，其中整合型非挥发性存储器包括有:作为一只读存储器的一第一存储器区块；以及作为一随机存取存储器的一第二存储器区块，其中所述非挥发性存储器是应用于一电子装置。本发明的有益之处在于，一整合型非挥发性存储器取代两个独立存储器，因此能缩小所述芯片的尺寸并且将芯片简化，并具有较低的功率消耗以及较低的成本。此外，所述存储器的数据保持及耐久度也因为仅使用了非挥发性存储器而提高。

公开(公告)号：CN102473138B

公开(公告)日：2016-08-10

申请号：CN201080035941.9

申请日：2010-06-28

申请人： 甲骨文美国公司

发明人： S·卡皮尔 ,  R·C·赫瑟林顿

IPC分类号： G06F12/08 ,  G06F12/10

CPC分类号： G06F12/08 ,  G06F12/10 ,  G06F2212/202 ,  G06F2212/2022 ,  G06F2212/205 ,  Y02D10/13

摘要： 公开了带有主存储器层次结构中的闪存的计算机系统。在一个实施例中，该计算机系统包括至少一个处理器、耦合到该至少一个处理器的存储器管理单元，以及耦合到该存储器管理单元的随机访问存储器(RAM)。该计算机系统还可包括耦合到该存储器管理单元的闪存，其中，该计算机系统被配置成在操作期间至少将多个页面的子集存储在所述闪存中。响应于页面错误，所述存储器管理单元可以在不调用I/O驱动程序的情况下确定与所述页面错误相关联的被请求的页面是否存储在所述闪存中，并进一步被配置成，如果所述页面存储在所述闪存中，则将所述页面传输到RAM中。

公开(公告)号：CN105702277A

公开(公告)日：2016-06-22

申请号：CN201610027385.X

申请日：2011-12-16

申请人： 艾沃思宾技术公司

发明人： S·M·阿拉姆 ,  T·安德烈 ,  D·古戈尔

IPC分类号： G11C7/10 ,  G11C8/04 ,  G11C11/00 ,  G11C11/4076

CPC分类号： G06F3/0659 ,  G06F3/0611 ,  G06F3/0685 ,  G06F12/0246 ,  G06F12/0638 ,  G06F13/1694 ,  G06F2212/205 ,  G06F2212/7201 ,  G11C7/1042 ,  G11C7/1072 ,  G11C8/04 ,  G11C11/005 ,  G11C11/16 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/4076 ,  G11C11/4091 ,  G11C11/4094 ,  G11C11/4096 ,  G11C14/0036

摘要： 本申请涉及用于使DRAM和MRAM访问交错的存储器控制器和方法。描述了用于使不同等待时间和页面尺寸的易失性和非易失性存储器交错的存储器控制和方法，其中，单个DDR3存储器控制器与许多存储器模块通信，其至少包括与例如动态随机存取存储器(DRAM)的易失性存储器集成在不同序列或通道中的例如自旋扭矩磁随机存取存储器的非易失性存储器。

公开(公告)号：CN105590642A

公开(公告)日：2016-05-18

申请号：CN201510740267.9

申请日：2015-11-04

申请人： 西部数据技术公司

发明人： A·沙赫翁 ,  C-B·翁 ,  M·L·修 ,  K·C·查奥

IPC分类号： G11B33/08 ,  G11B5/02 ,  G11B20/10

CPC分类号： G06F3/0617 ,  G06F3/0653 ,  G06F3/0656 ,  G06F3/068 ,  G06F12/0866 ,  G06F2003/0692 ,  G06F2212/1032 ,  G06F2212/173 ,  G06F2212/205 ,  G06F2212/217 ,  G06F2212/222 ,  G06F2212/281 ,  G07C5/008 ,  G07C5/08 ,  G07C5/085 ,  G07C5/0866

摘要： 本申请涉及用于数据存储的机械减振。一种适于捕获车辆数据或监视数据的装置包括磁盘和非易失性固态存储器(NVSM)。该车辆数据或该监视数据被接收在该装置的缓冲器中用于存储在该磁盘上，并且接收指示机械振动水平的输入。确定该输入指示该机械振动水平是否超过了指示撞击的第一阈值。如果该输入指示该机械振动水平超过该第一阈值，来自该缓冲器的该车辆数据或该监视数据被存储在该NVSM中并且确定将数据存储在该磁盘上的状态。

公开(公告)号：CN103354939B

公开(公告)日：2016-03-16

申请号：CN201180066332.4

申请日：2011-12-16

申请人： 艾沃思宾技术公司

发明人： S·M·阿拉姆 ,  T·安德烈 ,  D·古戈尔

IPC分类号： G11C16/04

CPC分类号： G06F3/0659 ,  G06F3/0611 ,  G06F3/0685 ,  G06F12/0246 ,  G06F12/0638 ,  G06F13/1694 ,  G06F2212/205 ,  G06F2212/7201 ,  G11C7/1042 ,  G11C7/1072 ,  G11C8/04 ,  G11C11/005 ,  G11C11/16 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/4076 ,  G11C11/4091 ,  G11C11/4094 ,  G11C11/4096 ,  G11C14/0036

摘要： 描述了用于使不同等待时间和页面尺寸的易失性和非易失性存储器交错的存储器控制和方法，其中，单个DDR3存储器控制器与许多存储器模块通信，其至少包括与例如动态随机存取存储器（DRAM）的易失性存储器集成在不同序列或通道中的例如自旋扭矩磁随机存取存储器的非易失性存储器。

公开(公告)号：CN102667735B

公开(公告)日：2016-01-20

申请号：CN201080059364.7

申请日：2010-11-29

申请人： 英特尔公司

发明人： K·K·钦纳斯瓦密 ,  R·B·奥斯本 ,  E·W·彼得

IPC分类号： G06F12/00 ,  G06F13/10

CPC分类号： G11C14/0045 ,  G06F3/068 ,  G06F3/0685 ,  G06F12/08 ,  G06F12/0866 ,  G06F2212/205 ,  G11C7/1072 ,  G11C14/0027

摘要： 用于提供具有易失性和非易失性存储器的混合式存储器模块来替代处理系统中的DDR通道的方法和装置。