公开(公告)号：CN1833396B

公开(公告)日：2015-04-15

申请号：CN200480022465.1

申请日：2004-07-08

申请人： 英特尔公司

发明人： L·塔特 ,  T·威格

IPC分类号： H04L7/00 ,  H04L25/493

CPC分类号： H04L25/493 ,  H04L7/0008 ,  H04L25/085

摘要： 在至少两条通信线路的各条上建立预定基准时间的至少两个序列。至少一个序列的至少一些基准时间出现与另一序列的至少一些基准时间的不同相。在一条或多条通信线路的数据信号上编码数字数据，使得至少一个数据信号和其中一条通信线路上最近的一个基准时间之间的时间差异比相同数据信号和另一条通信线路上最近的一个基准时间之间的时间差异小。

公开(公告)号：CN101441606B

公开(公告)日：2012-04-04

申请号：CN200810179965.6

申请日：2008-09-26

申请人： 英特尔公司

发明人： T·梁 ,  B·张 ,  J·克里奇洛 ,  T·威格 ,  L·泰特

IPC分类号： G06F13/00

CPC分类号： H01P5/184

摘要： 描述了高速/高频差分信号传输使用的电磁耦合器的无部件终端。在一个实施例中，装置包括：形成差分对的第一信号线和第二信号线；第一电磁耦合器，其用于提供从第一信号线采样的电磁信号；以及第二电磁耦合器，其用于提供从第二信号线采样的电磁信号，其中第一电磁耦合器是远端短路的，并且其中第二电磁耦合器是远端开路的。还描述了其它实施例并要求其权利。

公开(公告)号：CN101341806B

公开(公告)日：2011-04-27

申请号：CN200580035407.7

申请日：2005-10-27

申请人： 英特尔公司

发明人： T·威格 ,  T·梁

IPC分类号： H05K3/40 ,  H05K1/02

CPC分类号： H05K1/115 ,  H05K1/0216 ,  H05K3/0047 ,  H05K3/3447 ,  H05K3/429 ,  H05K2201/09536 ,  H05K2201/09627 ,  H05K2203/0207 ,  Y10T29/49165

摘要： 说明了一种用于改进印刷电路板信号层过渡的方法和设备。在一个实施例中，该方法包括在印刷电路板(PCB)内形成第一通路。第二通路在PCB内同时形成。在一个实施例中，第二通路定位于第一通路附近，以使第一和第二通路之间能够电磁耦合。第二通路形成之后，第一和第二通路连接起来以在第一和第二通路之间提供串联连接。在一个实施例中，第一和第二通路之间的串联连接减少了相对于第一通路的残端长度，以减少并可能消除例如对于短信号层过渡的残端谐振。也说明和要求了其它实施例。

公开(公告)号：CN101441606A

公开(公告)日：2009-05-27

申请号：CN200810179965.6

申请日：2008-09-26

申请人： 英特尔公司

发明人： T·梁 ,  B·张 ,  J·克里奇洛 ,  T·威格 ,  L·泰特

IPC分类号： G06F13/00

CPC分类号： H01P5/184

摘要： 描述了高速/高频差分信号传输使用的电磁耦合器的无部件终端。在一个实施例中，装置包括：形成差分对的第一信号线和第二信号线；第一电磁耦合器，其用于提供从第一信号线采样的电磁信号；以及第二电磁耦合器，其用于提供从第二信号线采样的电磁信号，其中第一电磁耦合器是远端短路的，并且其中第二电磁耦合器是远端开路的。还描述了其它实施例并要求其权利。

公开(公告)号：CN101341806A

公开(公告)日：2009-01-07

申请号：CN200580035407.7

申请日：2005-10-27

申请人： 英特尔公司

发明人： T·威格 ,  T·梁

IPC分类号： H05K3/40 ,  H05K1/02

CPC分类号： H05K1/115 ,  H05K1/0216 ,  H05K3/0047 ,  H05K3/3447 ,  H05K3/429 ,  H05K2201/09536 ,  H05K2201/09627 ,  H05K2203/0207 ,  Y10T29/49165

摘要： 说明了一种用于改进印刷电路板信号层过渡的方法和设备。在一个实施例中，该方法包括在印刷电路板(PCB)内形成第一通路。第二通路在PCB内同时形成。在一个实施例中，第二通路定位于第一通路附近，以使第一和第二通路之间能够电磁耦合。第二通路形成之后，第一和第二通路连接起来以在第一和第二通路之间提供串联连接。在一个实施例中，第一和第二通路之间的串联连接减少了相对于第一通路的残端长度，以减少并可能消除例如对于短信号层过渡的残端谐振。也说明和要求了其它实施例。

公开(公告)号：CN1833396A

公开(公告)日：2006-09-13

申请号：CN200480022465.1

申请日：2004-07-08

申请人： 英特尔公司

发明人： L·塔特 ,  T·威格

IPC分类号： H04L7/00 ,  H04L25/493

CPC分类号： H04L25/493 ,  H04L7/0008 ,  H04L25/085

摘要： 在至少两条通信线路的各条上建立预定基准时间的至少两个序列。至少一个序列的至少一些基准时间出现与另一序列的至少一些基准时间的不同相。在一条或多条通信线路的数据信号上数字数据编码，这样至少一个数据信号和其中一条通信线路上其中一个最近的基准时间之间的时间差异比相同数据信号和另一条通信线路上其中一个最近的基准时间之间的时间差异小。