-
公开(公告)号：CN116783654A
公开(公告)日：2023-09-19
申请号：CN202080108203.6
申请日：2020-12-26
申请人： 英特尔公司
发明人： R·阿加瓦尔 , H-M·陈 , W·P·陈 , W·吴 , J·凌 , K·贝恩斯 , K·E·克里斯 , D·K·比什 , T·伊格扎瓦 , J·G·霍尔姆 , A·M·鲁多夫 , V·辛格 , S·曼达瓦
IPC分类号： G11C29/42
摘要： 存储器子系统包括具有针对提高系统中的可靠性、可用性和可服务性(RAS)动态分配的空间的存储器设备。错误校验和纠正(ECC)逻辑检测全部或一部分的存储器设备中的错误。响应于错误检测，系统可以动态地执行以下各项中的一项或多项：分配用于备用的活动存储器设备空间来备用故障存储器段；将毒模式写入故障的缓存线以将其标记为故障；执行永久故障检测(PFD)并且基于PFD检测来调整ECC的应用；或者，仅备用设备的一部分并且使另一部分活动(包括基于所备用的部分来调整ECC)。错误检测可以是基于ECC设备的位的，而错误校正可以是基于那些位和在数据设备上存储的附加位的。
-
-
公开(公告)号：CN111752745A
公开(公告)日：2020-10-09
申请号：CN202010147344.0
申请日：2020-03-05
申请人： 英特尔公司
摘要： 本申请公开了对码字中相邻两位错误的检测。在实施例中，处理器包括纠错码(ECC)电路，该ECC电路用于：接收包括数据位和奇偶校验位的码字；使用奇偶校验检查矩阵H来生成与所接收的码字相关联的校正子向量，其中，奇偶校验检查矩阵H包括含N个数据列的数据段和含K个奇偶校验列的奇偶校验段，其中，数据段中具有偶数权重的数据列的总数量等于N+K-2(K-1)+1；以及基于校正子向量与奇偶校验检查矩阵H的比较来检测码字中的相邻两位错误。描述并要求保护其他实施例。
-
公开(公告)号：CN107683464A
公开(公告)日：2018-02-09
申请号：CN201680030833.X
申请日：2016-06-02
申请人： 英特尔公司
CPC分类号： G06F11/1048 , G11C11/1673 , G11C11/1675 , G11C29/52 , G11C2029/0411
摘要： 一些实施例包括装置和方法，其具有用于从存储器单元接收信息的接口，所述存储器单元被配置成具有指示存储在所述存储器单元中的信息的值的多个状态，以及用于监视从所述存储器单元取回的信息中的错误的控制单元。基于所述信息中的错误，控制单元生成控制信息以致使所述存储器单元从所述多个状态中的一个状态改变为一个附加状态。所述附加状态不同于所述多个状态。
-
公开(公告)号：CN102253865B
公开(公告)日：2014-03-05
申请号：CN201110130191.X
申请日：2011-05-19
申请人： 英特尔公司
IPC分类号： G06F11/10
CPC分类号： G06F11/1064
摘要： 用于在系统中使用高速缓冲存储器的方法和装置。提供了使用具有低存储和复杂度开销的多比特纠错码(ECC)的高速缓冲存储器系统。该高速缓冲存储器系统可以以极低的空闲功率操作，而不会动态地增加转换到空闲功率状态和从空闲功率状态进行转换的、由于状态丢失导致的转换延迟。
-
公开(公告)号：CN102253865A
公开(公告)日：2011-11-23
申请号：CN201110130191.X
申请日：2011-05-19
申请人： 英特尔公司
IPC分类号： G06F11/10
CPC分类号： G06F11/1064
摘要： 用于在系统中使用高速缓冲存储器的方法和装置。提供了使用具有低存储和复杂度开销的多比特纠错码(ECC)的高速缓冲存储器系统。该高速缓冲存储器系统可以以极低的空闲功率操作，而不会动态地增加转换到空闲功率状态和从空闲功率状态进行转换的、由于状态丢失导致的转换延迟。
-
公开(公告)号：CN104751079A
公开(公告)日：2015-07-01
申请号：CN201410696824.7
申请日：2014-11-26
申请人： 英特尔公司
IPC分类号： G06F21/72
CPC分类号： H04L9/3278 , G09C1/00 , H03K19/003 , H04L9/0866
摘要： 公开了用于使用在物理上不可克隆的函数冗余位的发明实施例。在一个实施例中，集成电路包括PUF元件阵列和冗余逻辑。PUF元件阵列包括多个冗余元件，并提供原始PUF值。冗余逻辑将生成被用来将原始PUF值的一个或多个位中的每一个替换为来自冗余元件中的一个的冗余位值的重定向列表。
-
公开(公告)号：CN101569144B
公开(公告)日：2012-01-11
申请号：CN200680056830.X
申请日：2006-12-27
申请人： 英特尔公司
IPC分类号： H04L12/56
CPC分类号： H04L45/02 , H04L45/12 , H04L45/124 , H04L45/306 , H04W40/12
摘要： 描述了用于确定路由度量的机器可读介质、方法、设备和系统。在一些实施例中，分析要从节点发送到另一节点的分组的特性。分组的特性可指示包含分组是否是传输质量敏感的和分组是否是传输吞吐量敏感的的组中的至少一项。随后，可确定分组丢失率与数据率之间的权重关系，其中，权重关系可随分组的特性而变化。基于分组丢失率、数据率和权重关系，可确定对于从该节点到该另一节点的路由的路由度量。
-
公开(公告)号：CN101569144A
公开(公告)日：2009-10-28
申请号：CN200680056830.X
申请日：2006-12-27
申请人： 英特尔公司
IPC分类号： H04L12/56
CPC分类号： H04L45/02 , H04L45/12 , H04L45/124 , H04L45/306 , H04W40/12
摘要： 描述了用于确定路由度量的机器可读介质、方法、设备和系统。在一些实施例中，分析了要从一个节点发送到另一节点的分组的特性。分组的特性可至少指示由分组是否是传输质量敏感的和分组是否是传输吞吐量敏感的组成的组中的一项。随后，可确定分组丢失率与数据速率之间的权重关系，其中，权重关系可随分组的特性而变化。基于分组丢失率、数据速率和权重关系，可确定从该节点到该另一节点的路由的路由度量。
-
公开(公告)号：CN107683464B
公开(公告)日：2022-01-25
申请号：CN201680030833.X
申请日：2016-06-02
申请人： 英特尔公司
摘要： 一些实施例包括装置和方法，其具有用于从存储器单元接收信息的接口，所述存储器单元被配置成具有指示存储在所述存储器单元中的信息的值的多个状态，以及用于监视从所述存储器单元取回的信息中的错误的控制单元。基于所述信息中的错误，控制单元生成控制信息以致使所述存储器单元从所述多个状态中的一个状态改变为一个附加状态。所述附加状态不同于所述多个状态。
-
-
-
-
-
-
-
-
-
搜索结果
13 条记录 (耗时 0.033 秒)
