公开(公告)号：CN107683464B

公开(公告)日：2022-01-25

申请号：CN201680030833.X

申请日：2016-06-02

申请人： 英特尔公司

发明人： H·纳诶米 ,  W·吴 ,  S·富岛 ,  S-L·陆

IPC分类号： G06F11/10 ,  G11C11/16 ,  G11C29/52

摘要： 一些实施例包括装置和方法，其具有用于从存储器单元接收信息的接口，所述存储器单元被配置成具有指示存储在所述存储器单元中的信息的值的多个状态，以及用于监视从所述存储器单元取回的信息中的错误的控制单元。基于所述信息中的错误，控制单元生成控制信息以致使所述存储器单元从所述多个状态中的一个状态改变为一个附加状态。所述附加状态不同于所述多个状态。

公开(公告)号：CN107636761A

公开(公告)日：2018-01-26

申请号：CN201680027608.0

申请日：2016-05-11

申请人： 英特尔公司

发明人： C·奥古斯丁 ,  S·富岛 ,  W·吴 ,  S-L·陆 ,  J·W·茨陈兹 ,  G·帕纳古普洛斯 ,  H·纳诶米

IPC分类号： G11C11/16

CPC分类号： G11C11/1675 ,  G11C11/1659 ,  G11C11/1677 ,  G11C11/1693 ,  G11C11/1697

摘要： 描述了一种装置，该装置包括具有电阻性存储单元的半导体芯片存储器阵列。所述装置也包括比较器，所述比较器用于对照所述阵列中所存储的位于写入操作标定的位置处的第二字来比较要被写入所述阵列的第一字，所述写入操作将把所述第一字写入所述阵列。所述装置也包含用于通过随每次连续迭代增加写入电流强度来迭代地写入其中所述第一字与所述第二字之间存在不同的一个或多个位地址的电路。

公开(公告)号：CN107636761B

公开(公告)日：2021-11-23

申请号：CN201680027608.0

申请日：2016-05-11

申请人： 英特尔公司

发明人： C·奥古斯丁 ,  S·富岛 ,  W·吴 ,  S-L·陆 ,  J·W·茨陈兹 ,  G·帕纳古普洛斯 ,  H·纳诶米

IPC分类号： G11C11/16

摘要： 描述了一种装置，该装置包括具有电阻性存储单元的半导体芯片存储器阵列。所述装置也包括比较器，所述比较器用于对照所述阵列中所存储的位于写入操作标定的位置处的第二字来比较要被写入所述阵列的第一字，所述写入操作将把所述第一字写入所述阵列。所述装置也包含用于通过随每次连续迭代增加写入电流强度来迭代地写入其中所述第一字与所述第二字之间存在不同的一个或多个位地址的电路。

公开(公告)号：CN107683464A

公开(公告)日：2018-02-09

申请号：CN201680030833.X

申请日：2016-06-02

申请人： 英特尔公司

发明人： H·纳诶米 ,  W·吴 ,  S·富岛 ,  S-L·陆

IPC分类号： G06F11/10 ,  G11C11/16 ,  G11C29/52

CPC分类号： G06F11/1048 ,  G11C11/1673 ,  G11C11/1675 ,  G11C29/52 ,  G11C2029/0411

摘要： 一些实施例包括装置和方法，其具有用于从存储器单元接收信息的接口，所述存储器单元被配置成具有指示存储在所述存储器单元中的信息的值的多个状态，以及用于监视从所述存储器单元取回的信息中的错误的控制单元。基于所述信息中的错误，控制单元生成控制信息以致使所述存储器单元从所述多个状态中的一个状态改变为一个附加状态。所述附加状态不同于所述多个状态。