公开(公告)号：CN109585451B

公开(公告)日：2024-06-21

申请号：CN201810997733.5

申请日：2018-08-29

申请人： 英特尔公司

发明人： J·霍普金斯 ,  Y·金 ,  J·李 ,  Y·宇文 ,  R·阿布德尔拉赫曼 ,  K·施罗特里

IPC分类号： H10B41/35 ,  H10B41/27 ,  H10B43/35 ,  H10B43/27

摘要： 一种3D NAND储存设备包括多个层，所述多个层包含与多个介电材料层交错的掺杂半导体材料。多个掺杂半导体材料层的第一部分可以掺杂有具有第一掺杂剂参数的第一掺杂剂。多个掺杂半导体材料层的第二部分可以掺杂有具有第二掺杂剂参数的第二掺杂剂。在实施例中，多个掺杂半导体层的第一部分可以包括浓度小于限定阈值的掺杂剂。在实施例中，多个掺杂半导体层的第二部分可以包括浓度小于限定阈值的掺杂剂。已经发现，当在半导体层中形成控制栅极凹槽时，不同的掺杂剂浓度有益并且有利地影响相应半导体层中的蚀刻速率。

公开(公告)号：CN109585451A

公开(公告)日：2019-04-05

申请号：CN201810997733.5

申请日：2018-08-29

申请人： 英特尔公司

发明人： J·霍普金斯 ,  Y·金 ,  J·李 ,  Y·宇文 ,  R·阿布德尔拉赫曼 ,  K·施罗特里

IPC分类号： H01L27/11524 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11578

CPC分类号： H01L27/11524 ,  H01L27/11551 ,  H01L27/11556 ,  H01L29/0676 ,  H01L29/1033 ,  H01L29/7889 ,  H01L27/1157 ,  H01L27/11578

摘要： 一种3D NAND储存设备包括多个层，所述多个层包含与多个介电材料层交错的掺杂半导体材料。多个掺杂半导体材料层的第一部分可以掺杂有具有第一掺杂剂参数的第一掺杂剂。多个掺杂半导体材料层的第二部分可以掺杂有具有第二掺杂剂参数的第二掺杂剂。在实施例中，多个掺杂半导体层的第一部分可以包括浓度小于限定阈值的掺杂剂。在实施例中，多个掺杂半导体层的第二部分可以包括浓度小于限定阈值的掺杂剂。已经发现，当在半导体层中形成控制栅极凹槽时，不同的掺杂剂浓度有益并且有利地影响相应半导体层中的蚀刻速率。