公开(公告)号：CN116936342A

公开(公告)日：2023-10-24

申请号：CN202310869048.5

申请日：2023-07-14

申请人： 英诺赛科(苏州)半导体有限公司

发明人： 周韧林 ,  杨焕荣 ,  吴芃逸

IPC分类号： H01L21/02

摘要： 本发明提供一种晶圆及晶圆的制备方法，属于半导体技术领域，包括：在衬底上向上外延沉积有至少一氮化铝层、至少一氮化铝镓层和至少一氮化镓层；在沉积至少一层氮化铝镓层时，控制氮化铝镓层中氮化铝的占比，以使得晶圆的翘曲度的绝对值小于预设值。本发明通过控制氮化铝镓层中的氮化铝的占比，以控制在降温处理过程中产生的张应力，进而降低晶圆的翘曲度，降低后续加工工艺的复杂度，可有效克服翘曲度过高导致晶圆生成裂纹甚至破片的问题。

公开(公告)号：CN116936630A

公开(公告)日：2023-10-24

申请号：CN202310868663.4

申请日：2023-07-14

申请人： 英诺赛科(苏州)半导体有限公司

发明人： 张雪 ,  冯猛 ,  周韧林 ,  杨焕荣 ,  吴芃逸

IPC分类号： H01L29/778 ,  H01L21/768 ,  H01L23/522 ,  H01L29/06

摘要： 本发明提供一种晶体管外延结构及防止晶体管TGV刻蚀过度的方法，晶体管外延结构包括：依次设置的硅衬底、隔离薄膜、外延层、以及贯穿所述外延层和所述隔离薄膜的玻璃通孔，所述玻璃通孔通过TGV刻蚀得到，所述TGV刻蚀采用当刻蚀至所述隔离薄膜时，将剩余刻蚀时间缩短至预设的薄膜刻蚀时间的方式进行，所述薄膜刻蚀时间为依据隔离薄膜的刻蚀速率得到的时间。本发明中的晶体管外延结构能够较好地避免晶体管TGV刻蚀过度或过量，使得硅衬底表面台面高低基本一致，降低器件间电流泄露的可能性。

公开(公告)号：CN113169222B

公开(公告)日：2022-11-11

申请号：CN202080006330.5

申请日：2020-12-30

申请人： 英诺赛科(苏州)半导体有限公司

发明人： 吴芃逸

IPC分类号： H01L29/20 ,  H01L29/205 ,  H01L29/778 ,  H01L21/335

摘要： 本发明提供一种半导体器件，其包括：衬底(10)；III族氮化物过渡层堆叠(11)，其安置于所述衬底(10)上，所述III族氮化物过渡层堆叠(11)维持与所述衬底(10)的外延关系；第一III族氮化物层(121)，其安置于所述III族氮化物过渡层堆叠(11)上；和第二III族氮化物层(122)，其安置于所述第一III族氮化物层(121)上，所述第二III族氮化物层(122)具有大于所述第一III族氮化物层(121)的带隙能量的带隙能量，其中所述III族氮化物过渡层堆叠(11)包括第一过渡层(111)、所述第一过渡层(111)上的第二过渡层(112)以及所述第二过渡层(112)上的第三过渡层(113)，且其中所述第二过渡层(112)在所述第一过渡层(111)、第二过渡层(112)和第三过渡层(113)当中具有最小铝摩尔比。本发明还涉及形成此类半导体器件的方法。根据本发明的所述半导体器件有利地在所述第一III族氮化物层(121)中具有小于或等于1×109cm‑2的位错密度。

公开(公告)号：CN113169222A

公开(公告)日：2021-07-23

申请号：CN202080006330.5

申请日：2020-12-30

申请人： 英诺赛科(苏州)半导体有限公司

发明人： 吴芃逸

IPC分类号： H01L29/20 ,  H01L29/205 ,  H01L29/778 ,  H01L21/335

摘要： 本发明提供一种半导体器件，其包括：衬底(10)；III族氮化物过渡层堆叠(11)，其安置于所述衬底(10)上，所述III族氮化物过渡层堆叠(11)维持与所述衬底(10)的外延关系；第一III族氮化物层(121)，其安置于所述III族氮化物过渡层堆叠(11)上；和第二III族氮化物层(122)，其安置于所述第一III族氮化物层(121)上，所述第二III族氮化物层(122)具有大于所述第一III族氮化物层(121)的带隙能量的带隙能量，其中所述III族氮化物过渡层堆叠(11)包括第一过渡层(111)、所述第一过渡层(111)上的第二过渡层(112)以及所述第二过渡层(112)上的第三过渡层(113)，且其中所述第二过渡层(112)在所述第一过渡层(111)、第二过渡层(112)和第三过渡层(113)当中具有最小铝摩尔比。本发明还涉及形成此类半导体器件的方法。根据本发明的所述半导体器件有利地在所述第一III族氮化物层(121)中具有小于或等于1×109cm‑2的位错密度。

公开(公告)号：CN118202469A

公开(公告)日：2024-06-14

申请号：CN202280068742.0

申请日：2022-08-16

申请人： 英诺赛科(苏州)半导体有限公司

发明人： 吴芃逸 ,  李传纲 ,  吴媛瑜

IPC分类号： H01L29/76 ,  H01L29/772 ,  H01L29/778 ,  H01L21/335

摘要： 一种半导体器件，包括第一III‑V族氮化物基层，第二III‑V族氮化物基层，氮化物基过渡层和氮化物基晶体管。通过施加第一范围内的第一V/III比将第一III‑V族氮化物基层设置在衬底上。通过施加第二范围内的第二V/III比，将第二III‑V族氮化物基层设置在第一III‑V族氮化物基层上，其中第一范围和第二范围相互排斥。氮化物基过渡层设置在第一基于III‑V氮化物的层和第二基于III‑V氮化物的层之间，以连接第一III‑V族氮化物基层和第二III‑V族氮化物基层，其中氮化物基过渡层通过施加在第一范围和第二范围之间的第三范围内的第三V/III比而形成。氮化物基晶体管设置在第二III‑V族氮化物基层上。

公开(公告)号：CN117999656A

公开(公告)日：2024-05-07

申请号：CN202280064636.5

申请日：2022-03-30

申请人： 英诺赛科(苏州)半导体有限公司

发明人： 吴芃逸 ,  李传纲 ,  吴媛瑜

IPC分类号： H01L29/06 ,  H01L29/778 ,  H01L21/335

摘要： 氮化物基半导体装置包括III‑V族氮化物基缓冲层、第一III‑V族氮化物基半导体层和第二III‑V族氮化物基半导体层。所述III‑V族氮化物基缓冲层设置在基板上方以与所述基板形成第一界面。所述III‑V族氮化物基缓冲层具有从所述第一界面延伸至所述III‑V族氮化物基缓冲层的顶面的多条第一位错线。所述第一III‑V族氮化物基半导体层设置在所述III‑V族氮化物基缓冲层上方，以与所述III‑V族氮化物基缓冲层的顶面形成第二界面。所述第一III‑V族氮化物基半导体层具有多条第二位错线。每条第二位错线连接两条第一位错线。第二基板半导体层设置在所述第一III‑V族氮化物基半导体层上方。

公开(公告)号：CN116913769A

公开(公告)日：2023-10-20

申请号：CN202310828871.1

申请日：2023-07-07

申请人： 英诺赛科(苏州)半导体有限公司

发明人： 周韧林 ,  杨焕荣 ,  张雪 ,  吴芃逸

IPC分类号： H01L21/28 ,  H01L21/335 ,  H01L29/808 ,  H01L29/80 ,  H01L29/43

摘要： 本发明提供半导体器件的制造方法和半导体器件，涉及半导体技术领域，包括：在衬底上形成外延层；在外延层上形成第一掩膜层，第一掩膜层中镂空设置有凹陷区域；在无H原子的环境下，在第一掩膜层上覆盖p型氮化物层；p型氮化物层与外延层接触形成栅极；去除位于第一掩膜层非凹陷区域上部的p型氮化物层以及第一掩膜层。通过上述方式，降低了p型氮化物层的氢元素含量，提高p型氮化物层的空穴浓度和迁移率，且无需采用刻蚀工艺即可制备栅极，避免出现刻蚀损伤，提高了半导体器件的性能。

公开(公告)号：CN112789733A

公开(公告)日：2021-05-11

申请号：CN202080005485.7

申请日：2020-12-28

申请人： 英诺赛科(苏州)半导体有限公司

发明人： 黃敬源 ,  吴芃逸

IPC分类号： H01L29/778 ,  H01L29/06 ,  H01L21/335

摘要： 提供半导体器件结构和其制造方法。所述半导体器件结构包含衬底、所述衬底上的半导体层以及安置在所述衬底上且被所述半导体层覆盖的图案化电介质层。所述图案化电介质层经配置以防止所述半导体层中的成分扩散到所述衬底中。所述半导体器件结构还包含所述半导体层上的第一氮化物半导体层和所述第一氮化物半导体层上的第二氮化物半导体层。所述第二氮化物半导体层的带隙大于所述第一氮化物半导体层的带隙。

公开(公告)号：CN118077056A

公开(公告)日：2024-05-24

申请号：CN202280068149.6

申请日：2022-05-12

申请人： 英诺赛科(苏州)半导体有限公司

发明人： 吴芃逸 ,  李传纲 ,  吴媛瑜

IPC分类号： H01L29/778 ,  H01L21/335 ,  H01L29/06 ,  H01L21/20 ,  H01L21/02

摘要： 半导体器件包括第一基于III‑V族氮化物的层、第二基于III‑V族氮化物的层、基于氮化物的半导体层和基于氮化物的晶体管。第一基于III‑V族氮化物的层通过应用第一V/III比率设置在衬底上。第一基于III‑V族氮化物的层具有第一浓度的III族元素。通过应用小于第一V/III比率的第二V/III比率将第二基于III‑V族氮化物的层设置在第一基于III‑V族氮化物的层上。第二基于III‑V族氮化物的层具有小于第一浓度的III族元素的第二浓度。第二浓度沿着远离第一基于III‑V族氮化物的层的方向减小，使得第一浓度的第一方差小于第二浓度的第二方差。基于氮化物的半导体层设置在第二基于III‑V族氮化物的层上。

公开(公告)号：CN112789733B

公开(公告)日：2022-08-23

申请号：CN202080005485.7

申请日：2020-12-28

申请人： 英诺赛科(苏州)半导体有限公司

发明人： 黃敬源 ,  吴芃逸

IPC分类号： H01L29/778 ,  H01L29/06 ,  H01L21/335

摘要： 提供半导体器件结构和其制造方法。所述半导体器件结构包含衬底、所述衬底上的半导体层以及安置在所述衬底上且被所述半导体层覆盖的图案化电介质层。所述图案化电介质层经配置以防止所述半导体层中的成分扩散到所述衬底中。所述半导体器件结构还包含所述半导体层上的第一氮化物半导体层和所述第一氮化物半导体层上的第二氮化物半导体层。所述第二氮化物半导体层的带隙大于所述第一氮化物半导体层的带隙。