公开(公告)号：CN118974948A

公开(公告)日：2024-11-15

申请号：CN202380030384.9

申请日：2023-02-24

申请人： 新唐科技日本株式会社

发明人： 川岛克彦 ,  高见义则 ,  元岛大 ,  神田裕介

IPC分类号： H01L29/812 ,  H01L21/28 ,  H01L21/337 ,  H01L21/338 ,  H01L29/778 ,  H01L29/808

摘要： 在半导体装置(100)中，栅极电极(140)包括与势垒层(104)肖特基接合的接合部(141)以及比接合部(141)伸出的伸出部(142d)。绝缘层(130)包括第1侧壁(133d)和第2侧壁(133s)。伸出部(142d)包括第1栅极场板(143)和第2栅极场板(144)。第1栅极场板(143)的下表面最高位置(P2)从第1位置(P0)来看具有第2仰角(θ2)的倾斜，第2栅极场板(144)的下表面最低位置的漏极电极侧端(P3)从第1位置(P0)来看具有第3仰角(θ2)的倾斜。第2仰角(θ2)比第3仰角(θ3)大。第2栅极场板(144)的下表面包括单调增加的倾斜面(144c)。

公开(公告)号：CN118738084A

公开(公告)日：2024-10-01

申请号：CN202310324836.6

申请日：2023-03-29

申请人： 广州华瑞升阳投资有限公司

发明人： 尹向阳 ,  薛勇 ,  刘伟 ,  邓云

IPC分类号： H01L29/06 ,  H01L29/808 ,  H01L29/739 ,  H01L29/868

摘要： 本发明属于半导体技术领域，基于本发明方案的pn结型MOSFET对传统pn结型MOSFET的结构进行了改进，本发明的场效应管，漏源之间的电子导电沟道只穿过半导体层的n型导电区，不再穿过半导体层的p型导电区。通过这一细节上的改变，消除了漏源之间的电子导电沟道宽度的瓶颈所在，扩宽了电子导电沟道的宽度，从而提升了漏源之间的电子导电沟道的通流能力，有助于器件损耗的进一步降低，器件尺寸的进一步小型化。

公开(公告)号：CN118367032A

公开(公告)日：2024-07-19

申请号：CN202410463583.5

申请日：2024-04-17

申请人： 广东芯粤能半导体有限公司

发明人： 杨剑 ,  杨俊 ,  王甫 ,  朱普磊 ,  陈骁

IPC分类号： H01L29/808 ,  H01L21/336 ,  H01L29/16

摘要： 本申请涉及一种半导体结构及其制备方法。该半导体结构包括：衬底、JFET区、第一导电类型的阱区、栅介质层及栅极导电层；JFET区位于衬底内；阱区位于衬底内，且位于JFET区相对的两侧，与JFET区相邻接；栅介质层包括高k介质层及栅氧化层；高k介质层位于JFET区的上表面；栅氧化层位于衬底的上表面，且位于高k介质层的外围，与高k介质层相邻接；栅极导电层位于栅介质层的上表面，横跨高k介质层，且延伸至栅氧化层的上方。本申请的半导体结构可以在不影响半导体结构的沟道性能的同时，增加JFET区上方部分栅介质层在阻断状态下的耐压能力；可以在不影响导通状态下的阈值电压和导通电阻的同时，提高半导体结构在阻断状态下的击穿电压和可靠性。

公开(公告)号：CN118315440A

公开(公告)日：2024-07-09

申请号：CN202410423899.1

申请日：2024-04-09

申请人： 苏州华太电子技术股份有限公司

发明人： 胡燕萌 ,  王畅畅

IPC分类号： H01L29/808 ,  H01L29/06 ,  H01L29/10 ,  H01L29/16 ,  H01L29/423

摘要： 本申请实施例提供了一种横向SiC‑JFET器件，包括：基底；第二掺杂类型的第二外延层；位于所述第二外延层内且横向设置的第一掺杂类型的源极接触、沟道区和漏极接触；第二掺杂类型的栅极，形成在所述沟道区内，所述栅极的底面具有栅极下凸起；其中，所述沟道区位于所述栅极之下的区域为沟道。本申请实施例解决了传统横向SiC‑JFET器件因长条状的沟道的限制导致开关速度和跨导较低的技术问题。

公开(公告)号：CN118315437A

公开(公告)日：2024-07-09

申请号：CN202410308870.9

申请日：2024-03-18

申请人： 苏州华太电子技术股份有限公司

发明人： 张晓宇 ,  岳丹诚 ,  王畅畅

IPC分类号： H01L29/808 ,  H01L29/06 ,  H01L21/337 ,  H01L29/423

摘要： 本申请实施例提供了一种横向SiC‑JFET器件及其制备方法。横向SiC‑JFET器件，包括：基底；位于基底之上且依次排列的栅极和漂移区；位于栅极之上的栅极接触金属化合物；栅电极，所述栅电极具有竖向底部和横向连接在竖向底部之上的横向顶部；所述栅电极的竖向底部位于所述栅极接触金属化合物之上；所述栅电极的横向顶部覆盖所述栅极的边缘。本申请实施例解决了传统横向SiC‑JFET器件因栅极附近的电场强度过高，漂移区横向电场过低的技术问题。

公开(公告)号：CN118216006A

公开(公告)日：2024-06-18

申请号：CN202280074851.3

申请日：2022-10-11

申请人： 索尼半导体解决方案公司

发明人： 竹内克彦 ,  仓野内厚志

IPC分类号： H01L29/812 ,  H01L21/336 ,  H01L21/337 ,  H01L21/338 ,  H01L21/822 ,  H01L27/04 ,  H01L27/06 ,  H01L29/778 ,  H01L29/78 ,  H01L29/808

摘要： 本公开的实施方式的高频集成电路(1)包括：高频电路(10)、电连接至高频电路的端子(20)、设置在端子和参考电位线之间的第一晶体管(M1)、以及设置在端子和参考电位线之间的第二晶体管(M2)。第一晶体管具有电连接到端子的栅极(G)和漏极(D)、以及电连接到参考电位线的源极(S)。第二晶体管具有电连接到端子的源极(S)、以及电连接到参考电位线的栅极(G)和漏极(D)。

公开(公告)号：CN117976726A

公开(公告)日：2024-05-03

申请号：CN202410144362.1

申请日：2024-02-01

申请人： 安徽亿芯链智能科技发展有限公司

发明人： 请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名

IPC分类号： H01L29/808 ,  H01L21/337

摘要： 本发明公开了一种基于多晶硅膜的N沟道JFET管及制备方法，属于高性能硅基半导体结型场效应器件技术领域,包括原始硅片，所述原始硅片晶圆片表面上掺杂形成P型隐埋层；原始硅片上外延生长的N型外延层；N型外延层上形成P‑型区；P‑型区内形成N‑型源漏区和N型沟道区；P‑型区内设有N型源漏区，P‑型区内设有多晶硅栅隐埋区；多晶硅膜上表面设有沉积氧化硅介质膜；沉积氧化硅介质膜溅射沉积设有第一金属铝；沉积氧化硅介质膜上表面沉积设有氧化硅‑氮硅复合介质区；氧化硅‑氮硅复合介质区溅射沉积设有第二金属铝。本发明设计高频、低噪声、高输入阻抗和高单位跨导的JFET管，有效降低JEFT管栅电极漏电流IG，减小栅极电极电阻RG和器件源端串联电阻RS。

公开(公告)号：CN117916889A

公开(公告)日：2024-04-19

申请号：CN202280061275.9

申请日：2022-08-24

申请人： 罗姆股份有限公司

发明人： 柳原学 ,  大岳浩隆

IPC分类号： H01L29/778 ,  H01L21/28 ,  H01L21/3205 ,  H01L21/337 ,  H01L21/338 ,  H01L21/764 ,  H01L21/768 ,  H01L23/522 ,  H01L29/41 ,  H01L29/417 ,  H01L29/423 ,  H01L29/808 ,  H01L29/812

摘要： 半导体装置(10)具备：电子渡越层(16)；在与电子渡越层(16)的界面附近使电子渡越层(16)内产生2DEG的电子供给层(18)；配置在电子供给层(18)上的源极电极(22)及漏极电极(24)；配置在电子供给层(18)上且包含受主型杂质的栅极部(26)；以及配置在栅极部(26)上的栅极电极(28)。半导体装置(10)还具备保护环(30)，该保护环(30)在FET的元件区域(R1)的外周部分(R11)配置在电子供给层(18)上。保护环(30)包括：配置在电子供给层(18)上且包含受主型杂质的遮蔽部(32)；以及配置在遮蔽部(32)上且与源极电极(22)或者2DEG电连接的第一电极(34)。

公开(公告)号：CN110047907B

公开(公告)日：2024-03-15

申请号：CN201910353479.X

申请日：2015-05-08

申请人： 株式会社FLOSFIA

发明人： 人罗俊实 ,  织田真也 ,  高塚章夫

IPC分类号： H01L29/04 ,  H01L29/06 ,  H01L29/10 ,  H01L29/22 ,  H01L29/24 ,  H01L21/02 ,  H01L21/34 ,  H01L29/739 ,  H01L29/772 ,  H01L29/778 ,  H01L29/78 ,  H01L29/808 ,  H01L29/812 ,  H01L29/872 ,  H01L33/26 ,  H01L33/42

摘要： 提供一种电学特性好，对于半导体装置而言有用的结晶性层叠结构体。其中，直接或介由其他层在底层基板上具备结晶性氧化物半导体薄膜，并且该结晶性氧化物半导体薄膜的主要成分为具有刚玉结构的氧化物半导体，所述氧化物半导体主要成分含有铟和/或镓，所述结晶性氧化物半导体薄膜含有锗、硅、钛、锆、钒或铌。

公开(公告)号：CN117546303A

公开(公告)日：2024-02-09

申请号：CN202280044791.0

申请日：2022-06-27

申请人： 罗姆股份有限公司

发明人： 大岳浩隆

IPC分类号： H01L29/808

摘要： 氮化物半导体装置(10)具有：钝化层(32)，其覆盖电子供给层(18)、栅极层(22)及栅极电极(24)，并且具有第一开口(32A)及第二开口(32B)。钝化层(32)包含：第一绝缘层(38)，其形成于在俯视图中位于第一开口(32A)与栅极层(22)之间的电子供给层(18)的至少一部分上；以及第二绝缘层(40)，其形成于在俯视图中位于第二开口(32B)与栅极层(22)之间的电子供给层(18)上，并且覆盖栅极层(22)以及栅极电极(24)，第二绝缘层(40)由具有比第一绝缘层(38)小的杨氏模量的材料构成。