公开(公告)号：CN1860684A

公开(公告)日：2006-11-08

申请号：CN200480028406.5

申请日：2004-08-12

Applicant: 英飞凌科技股份公司

Inventor： M·库茨门卡 ,  S·穆夫 ,  H·鲁克鲍尔

IPC: H03K19/003 ,  G11C5/06

CPC classification number: H03K19/018514 ,  H03K19/0175 ,  H03K19/01812

Abstract: 一种电路系统，包括利用差分控制信号控制第一和第二存储单元的装置(102)。差分控制信号包括第一控制信号和与第一控制信号反向的第二控制信号。电路系统还包括一条差分控制信号线(120)，它包括提供第一控制信号的第一信号线(122)和提供第二控制信号的第二信号线(124)。第一电路单元(104)通过第一信号线(122)而第二电路单元(106)通过第二信号线(124)连接到控制装置(102)。

公开(公告)号：CN1918660A

公开(公告)日：2007-02-21

申请号：CN200480028373.4

申请日：2004-09-17

Applicant: 英飞凌科技股份公司

Inventor： M·豪斯曼 ,  S·卡尔姆斯 ,  H·坎多夫 ,  M·库茨门卡

IPC: G11C7/22 ,  G11C8/12

CPC classification number: G11C7/106 ,  G11C7/1006 ,  G11C7/1027 ,  G11C7/1051 ,  G11C7/1078 ,  G11C7/1087 ,  G11C8/12 ,  G11C11/4096

Abstract: 本发明的主题是一种存储装置，该存储装置具有偶数k＝4个物理上相间隔的RAM芯片，在每个芯片上可以经由m位数据总线同时写或读m个数据项；还具有寄存器，用于缓冲存储和在n位并行端口和数据总线之间传送作为包的n个相应的并行数据位；并且具有选择装置，该选择装置响应于选择位，以便选择为n位包的分离的m位组(d)中的每一个选择多个芯片内的相应的分离的单元组。根据本发明，k个芯片被分为q＝2个分离的芯片组，每个芯片组包括在和寄存器的距离方面彼此差异尽可能小的k/q个芯片。数目m被选择成等于q*n/k，并且该选择装置被设计用于为相同n位包的每个m位组选择相同芯片组的相应的分离的芯片和这个芯片中的单元组。

公开(公告)号：CN100414525C

公开(公告)日：2008-08-27

申请号：CN200480024912.7

申请日：2004-07-15

Applicant: 英飞凌科技股份公司

Inventor： M·库茨门卡

IPC: G06F13/40 ,  H03K17/80

CPC classification number: G11C7/1048 ,  H03K17/80 ,  H03K17/81

Abstract: 电路系统包括主总线(101)、与子总线(107)连接的电路模块(105)、连接在子总线(107)和主总线(101)之间的可饱和磁开关(109)、用于将磁开关(109)置于第一饱和状态由此使子总线(107)与主总线(111)耦合、或者用于将可饱和磁开关(109)置于第二饱和状态由此使子总线(107)与主总线(101)去耦的装置(111)，其中可饱和磁开关(109)具有处于第一饱和状态的第一电感和处于第二饱和状态的第二电感，第一电感低于第二电感。

公开(公告)号：CN1846201A

公开(公告)日：2006-10-11

申请号：CN200480024912.7

申请日：2004-07-15

Applicant: 英飞凌科技股份公司

Inventor： M·库茨门卡

IPC: G06F13/40 ,  H03K17/80

CPC classification number: G11C7/1048 ,  H03K17/80 ,  H03K17/81

Abstract: 电路系统包括主总线(101)、与子总线(107)连接的电路模块(105)、连接在子总线(107)和主总线(101)之间的可饱和磁开关(109)、用于将磁开关(109)置于第一饱和状态由此使子总线(107)与主总线(111)耦合、或者用于将可饱和磁开关(109)置于第二饱和状态由此使子总线(107)与主总线(101)去耦的装置(111)，其中可饱和磁开关(109)具有处于第一饱和状态的第一电感和处于第二饱和状态的第二电感，第一电感低于第二电感。