公开(公告)号：CN1956094A

公开(公告)日：2007-05-02

申请号：CN200610092479.1

申请日：2006-05-30

Applicant: 英飞凌科技股份公司

Inventor： S·拉胡拉姆 ,  J·舒斯特 ,  S·穆夫 ,  A·巴查

IPC: G11C5/00

CPC classification number: H05K1/181 ,  G11C5/04 ,  G11C5/063 ,  H05K2201/09409 ,  H05K2201/09418 ,  Y02P70/611

Abstract: 设有电子印刷电路板和多个同类型半导体芯片的存储模块，其中，印刷电路板沿x方向在两个相对的边缘之间延伸；至少各九个同类型半导体芯片彼此紧邻地装在印刷电路板中心和各边缘之间；同类型半导体芯片各具短边和长边；各第一组定向成短边平行于插接边的四个同类型半导体芯片分别布置在印刷电路板的各第二边缘处；第二组的五个同类型半导体芯片分别布置在第一组的半导体芯片和印刷电路板中心之间；第一组半导体芯片和第二组半导体芯片分别由两条分离的总线连接，所述两条分离的总线的印制导线向所有各组半导体芯片分支。能够实现所述存储模块上的所有存储器芯片的各总线内信号传输时间无显著差异的无干扰驱动。

公开(公告)号：CN1862811A

公开(公告)日：2006-11-15

申请号：CN200610079852.X

申请日：2006-05-11

Applicant: 英飞凌科技股份公司

Inventor： S·穆夫 ,  H·施勒特 ,  S·拉胡拉姆 ,  S·佐尔德耶维克

IPC: H01L25/065 ,  H01L25/18 ,  H01L23/488 ,  G11C5/02

CPC classification number: G11C5/02 ,  H01L25/105 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2225/1023 ,  H01L2225/107 ,  H01L2924/00014 ,  H01L2924/0102 ,  H01L2924/01021 ,  H01L2924/01068 ,  H01L2924/3025 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 一种叠置半导体存储器件(100)包括存储器件接触(101)，以将叠置半导体存储器件向外连接至印刷电路板。在双重或四重叠置结构中，叠置半导体存储器件包括叠置于第二封装(120)上方的第一封装(110)。优选将第一和第二封装设计为FBGA封装，其每一个包括封装接触(111、121)。通过提供第一和第二柔性电路结构(130、140)将第一和第二封装(110、120)的封装接触(111、121)连接至存储器件接触(101)，获得了对称的叠置封装结构。该对称的叠置封装结构可以以改善的信号完整性通过叠置半导体存储器件(100)和控制芯片(200)之间的印刷电路板的总线(400)传输信号，即使总线的频率或叠置半导体存储器的负载有所增加。

公开(公告)号：CN1860684A

公开(公告)日：2006-11-08

申请号：CN200480028406.5

申请日：2004-08-12

Applicant: 英飞凌科技股份公司

Inventor： M·库茨门卡 ,  S·穆夫 ,  H·鲁克鲍尔

IPC: H03K19/003 ,  G11C5/06

CPC classification number: H03K19/018514 ,  H03K19/0175 ,  H03K19/01812

Abstract: 一种电路系统，包括利用差分控制信号控制第一和第二存储单元的装置(102)。差分控制信号包括第一控制信号和与第一控制信号反向的第二控制信号。电路系统还包括一条差分控制信号线(120)，它包括提供第一控制信号的第一信号线(122)和提供第二控制信号的第二信号线(124)。第一电路单元(104)通过第一信号线(122)而第二电路单元(106)通过第二信号线(124)连接到控制装置(102)。