公开(公告)号：CN115528090A

公开(公告)日：2022-12-27

申请号：CN202211123364.X

申请日：2022-09-15

Applicant: 西南交通大学

Inventor： 李明玥 ,  刘东 ,  鲁啸龙 ,  卢山 ,  欧阳杰 ,  廖云滔 ,  彭莉莎 ,  胡夏融

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/16 ,  H01L29/417 ,  H01L29/423 ,  H01L29/45 ,  H01L29/78 ,  H01L27/07

Abstract: 本发明提供了一种双沟槽SiC MOSFET器件，属于功率半导体器件技术领域，该器件包括N型衬底、N型外延层、多晶硅区、L形栅源区、沟道区、P型屏蔽区、CSL区、N+接触区、厚栅氧化层、薄栅氧化层及隔离氧化层。本发明通过以上设计能改善SiC MOSFET反向导电性能、降低反向传导电压和避免双极退化现象；能减小SiC MOSFET的栅漏电容和栅源电容，提高SiC MOSFET的开关速度；能降低栅介质层中的最大电场，提升器件的可靠性。

公开(公告)号：CN114725206A

公开(公告)日：2022-07-08

申请号：CN202210226980.1

申请日：2022-03-08

Applicant: 西南交通大学

Inventor： 李明玥 ,  刘东 ,  欧阳杰 ,  蓝中 ,  胡夏融

IPC: H01L29/51 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明公开了一种基于低介电常数介质的SiCVDMOSFET器件，包括从下到上依次设置的N型衬底、N型外延层、CS层、JFET2区、JFET1区、基于低介电常数介质的台阶栅、多晶硅层、隔离氧化层、金属电极层；本发明通过采用低介电常数介质降低器件的栅漏电容和栅源电容，提升器件的开关速度；同时，利用P+Shielding区的屏蔽作用，降低了器件正向阻断时的介质层内部电场，提高了器件的可靠性，在保证器件栅极可靠与较低比导通电阻的前提下，进一步降低了器件的栅漏电容与栅源电容，使器件的开关频率进一步提高。

公开(公告)号：CN114725206B

公开(公告)日：2023-07-25

申请号：CN202210226980.1

申请日：2022-03-08

Applicant: 西南交通大学

Inventor： 李明玥 ,  刘东 ,  欧阳杰 ,  蓝中 ,  胡夏融

IPC: H01L29/51 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明公开了一种基于低介电常数介质的SiCVDMOSFET器件，包括从下到上依次设置的N型衬底、N型外延层、CS层、JFET2区、JFET1区、基于低介电常数介质的台阶栅、多晶硅层、隔离氧化层、金属电极层；本发明通过采用低介电常数介质降低器件的栅漏电容和栅源电容，提升器件的开关速度；同时，利用P+Shielding区的屏蔽作用，降低了器件正向阻断时的介质层内部电场，提高了器件的可靠性，在保证器件栅极可靠与较低比导通电阻的前提下，进一步降低了器件的栅漏电容与栅源电容，使器件的开关频率进一步提高。