-
公开(公告)号：CN118780228A
公开(公告)日：2024-10-15
申请号：CN202410762490.2
申请日：2024-06-13
Applicant: 西安电子科技大学
IPC: G06F30/367 , G06F30/398 , G06T17/20 , G06F111/10 , G06F119/08 , G06F119/14 , G06F119/02
Abstract: 本发明公开了一种电磁辐照下静电放电保护的CMOS电路的效应分析方法，包括：根据ESD防护器件的参数进行建模得到几何结构模型，建立等效物理模型；利用有限元计算法对等效物理模型的网格结构进行剖分，以使得剖分后的等效物理模型保持收敛；根据剖分后的等效物理模型得到仿真等效电路模型；通过外加不断改变相关参数的电磁脉冲信号，根据相应模型分析仿真等效电路模型中ESD防护器件的载流子变化情况、电流密度分布情况以及温度分布情况，从而得到ESD防护器件的潜在失效位置；使得相关人员能够进行对应的可靠性加固；根据电磁脉冲信号的脉宽变化趋势和对应的峰值温度曲线，得到ESD防护器件的电热效应损伤，弥补了本领域相关技术的空白。
-
公开(公告)号：CN114266212B
公开(公告)日：2022-09-09
申请号：CN202111329377.8
申请日：2021-11-10
Applicant: 西安电子科技大学
IPC: G06F30/3308
Abstract: 本发明提供的一种半导体器件可靠性测试方法及装置，通过提供一整套理论、仿真、实验三位一体的器件纳米级分析其具体的毁伤机理的方法，根据该方法可以分析高电子迁移率晶体管、互补金属氧化物半导体、双极结型晶体管等的损伤机制，为后期的器件结构优化及可靠性加固提供指导作用，从底层上了解芯片的毁伤机理，为后期的同等规模级别芯片产品优化和鲁棒性的提高起到明显改善的作用。
-
公开(公告)号：CN114266212A
公开(公告)日：2022-04-01
申请号：CN202111329377.8
申请日：2021-11-10
Applicant: 西安电子科技大学
IPC: G06F30/3308
Abstract: 本发明提供的一种半导体器件可靠性测试方法及装置，通过提供一整套理论、仿真、实验三位一体的器件纳米级分析其具体的毁伤机理的方法，根据该方法可以分析高电子迁移率晶体管、互补金属氧化物半导体、双极结型晶体管等的损伤机制，为后期的器件结构优化及可靠性加固提供指导作用，从底层上了解芯片的毁伤机理，为后期的同等规模级别芯片产品优化和鲁棒性的提高起到明显改善的作用。
-
公开(公告)号：CN111257676B
公开(公告)日：2021-04-13
申请号：CN202010113351.9
申请日：2020-02-24
Applicant: 西安电子科技大学
IPC: G01R31/00 , G01R31/317 , G01R31/28 , G01R31/52
Abstract: 本发明公开了一种电磁脉冲干扰测试系统及方法；该系统包括：传输线脉冲测试设备、待测的数字电路以及辅助监控设备；其中，数字电路具有预先指定的至少一个待测端口、至少一个状态端口，以及每个待测端口对应的输出端口；其中，至少一个状态端口为表征数字电路的工作状态的端口；传输线脉冲测试设备，用于向每个待测端口注入电磁脉冲，并监测该待测端口对应的输出端口的泄漏电流；辅助监控设备，包括多个辅助监控单元；每个状态端口，均与多个辅助监控单元中的一个对应相连；每个连接有一状态端口的辅助监控单元，用于对所连接的状态端口的信号进行实时监控。本发明可以提高电磁脉冲干扰测试的测试效率。
-
公开(公告)号：CN111257676A
公开(公告)日：2020-06-09
申请号：CN202010113351.9
申请日：2020-02-24
Applicant: 西安电子科技大学
IPC: G01R31/00 , G01R31/317 , G01R31/28 , G01R31/52
Abstract: 本发明公开了一种电磁脉冲干扰测试系统及方法；该系统包括：传输线脉冲测试设备、待测的数字电路以及辅助监控设备；其中，数字电路具有预先指定的至少一个待测端口、至少一个状态端口，以及每个待测端口对应的输出端口；其中，至少一个状态端口为表征数字电路的工作状态的端口；传输线脉冲测试设备，用于向每个待测端口注入电磁脉冲，并监测该待测端口对应的输出端口的泄漏电流；辅助监控设备，包括多个辅助监控单元；每个状态端口，均与多个辅助监控单元中的一个对应相连；每个连接有一状态端口的辅助监控单元，用于对所连接的状态端口的信号进行实时监控。本发明可以提高电磁脉冲干扰测试的测试效率。
-
Patent Agency Ranking
公开(公告)号：CN114415048B
公开(公告)日：2025-04-01
申请号：CN202111537608.4
申请日：2021-12-15
Applicant: 西安电子科技大学
IPC: G01R31/392
Abstract: 本发明提供的一种太阳能电池高功率微波损伤阈值的测试方法，通过以太阳能电池板作为测试目标板，使用测试平台模拟真实环境中的高功率微波并控制高功率微波的注入功率，将其注入测试目标，测试得到每一次增加注入功率后，所述测试目标板的输出端功率以及每次注入功率、测试目标板内的温度、以及每一次增加注入功率后测试目标板的I‑V特性曲线；根据I‑V特性曲线，确定每一次增加注入功率后，测试目标板的最大输出功率；对比两次高功率微波损伤阈值功率是否相同，以确定不存在累积效应的高功率微波损伤阈值，为后续太阳能电池板的损伤鉴定提供真实环境参考，为后续研发太阳能电池板提高性能提供有效参数基准，降低太阳能电池板的损伤概率。
-
公开(公告)号：CN114398851B
公开(公告)日：2024-02-20
申请号：CN202111445709.9
申请日：2021-11-30
Applicant: 西安电子科技大学
IPC: G06F30/398 , G06F30/394 , G06F119/02 , G06F119/08 , G06F117/02
Abstract: 本发明涉及一种基于仿真分析的前端半导体器件辐照可靠性研究方法，包括步骤：根据高电子迁移率半导体器件的参数进行几何建模，得到待测模型；对待测模型依次进行对接半导体物理场、耦合固体传热物理场、剖分网格结构，得到目标模型；根据目标模型在求解器中选定半导体物理场的接口、固体传热物理场的接口以及网格结构，并进行稳态条件和瞬态条件的设置，得到搭建好的仿真平台；根据仿真平台的仿真结果分析前端高电子迁移率半导体器件的潜在损伤区。该研究方法考虑到了不同栅极之间的相互作用以及多物理场的耦合情况，可以分析实际的多栅指芯片在受到辐照干扰条件下的工作情况，对于潜在损伤区域能够有效预测，仿真结果准确性高。
-
公开(公告)号：CN116738736A
公开(公告)日：2023-09-12
申请号：CN202310736033.1
申请日：2023-06-20
Applicant: 西安电子科技大学
IPC: G06F30/20 , G06F119/08
Abstract: 本发明提供了一种涉及热边界条件的微器件电热耦合建模分析方法，通过根据微器件的结构和封装构建微器件的几何模型，之后再对几何模型添加各项参数得到表述微器件整体结构、输入和输出关系的等效模型；对等效模型通过等效热边界条件进行约束以模拟真实环境下热效应和电热耦合对器件的影响，从而获得具有预测瞬态热响应的电热耦合模型。本发明通过对表述微器件整体结构、输入和输出关系的等效模型建模以及对封装等效热阻建模，并结合这两个模型得到更符合实际的微器件热交换情况的热电耦合模型，再添加电信号对热电耦合模型进行测试分析，可以更精确的评估微器件在实际环境下的散热情况，更加准确的预测微器件工作状态和热稳定性。
-
公开(公告)号：CN113221492B
公开(公告)日：2022-09-09
申请号：CN202110407593.3
申请日：2021-04-15
Applicant: 西安电子科技大学
IPC: G06F30/3323
Abstract: 本发明提供的一种电磁干扰下数字电路内部瞬态分析方法，通过获取待测器件的数字电路；在预设的仿真软件中构建表示数字电路内部连接关系的等效模型以及表示等效模型内部状态参数的过渡参数组；在等效模型能正确运行的情况下，对等效模型外加电磁脉冲干扰，以使等效模型的内部性能发生变化，获得在电磁脉冲干扰下的过渡参数组及瞬态输出电平；将过渡参数组加入未加电磁脉冲干扰的等效模型中，以使等效模型的内部性能发生变化，获得稳态输出电平；基于瞬态输出电平以及稳态输出电平，确定待测器件的性能。本发明能够更准确地得到电磁脉冲干扰下待测器件的状态。
-
公开(公告)号：CN114815954A
公开(公告)日：2022-07-29
申请号：CN202210417802.7
申请日：2022-04-20
Applicant: 西安电子科技大学
IPC: G05F3/26
Abstract: 本发明公开了一种预稳压的零电流损耗单管栅控电路，包括：后端电路和与所述后端电路电连接的一个MOSFET器件；所述MOSFET器件的阈值电压为零限值；采用所述MOSFET器件的栅电压控制进行预稳压为所述后端电路提供预稳压电位。本发明仅仅使用一个阈值电压为零限值的MOSFET器件或者耗尽型的MOSFET器件就可以实现预稳压，分别使用正栅电压控制与背栅电压控制实现预稳压，预稳压部分不引入额外的电流支路，其上所消耗电流为系统本身固有电流损耗，没有额外的电流损耗，且大幅度提升基准电压的PSRR特性，实现良好的预稳压效果；单个器件实现电路最小化，最小化芯片面积；不涉及稳定性问题，设计更加简单，应用范围较广，可以应用在高压预稳压集成电路设计等领域。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.029 seconds)
