公开(公告)号：CN109919159A

公开(公告)日：2019-06-21

申请号：CN201910059828.7

申请日：2019-01-22

Applicant: 西安电子科技大学

Inventor： 赵伟 ,  傅一 ,  王立豪 ,  秦红波 ,  王中正 ,  王海

IPC: G06K9/34

Abstract: 本发明涉及一种针对边缘图像的语义分割优化方法，包括：选取图像数据；利用所述图像数据训练并验证图像语义分割模型和全连接条件随机场模型；利用训练后的所述图像语义分割模型获取图像的语义分割结果；利用超像素分割算法获取图像边缘信息的超像素分割结果；利用所述超像素分割结果优化所述语义分割结果，形成第一优化结果；利用训练后的所述全连接条件随机场模型优化所述第一优化结果。本发明提出的方法，能够有效地提取图像中的高级语义信息，通过超像素分割算法保留图像边缘信息，通过局部边缘优化算法提升了现有分割模型对图像边缘的语义分割准确率，实现灵活，兼容性强，具有较强的鲁棒性。

公开(公告)号：CN109660803A

公开(公告)日：2019-04-19

申请号：CN201910059802.2

申请日：2019-01-22

Applicant: 西安电子科技大学

Inventor： 秦红波 ,  李芙蓉 ,  张广睿 ,  赵伟 ,  王中正 ,  王海

IPC: H04N19/124 ,  H04N19/176 ,  H04N19/70 ,  H04N19/96

Abstract: 本发明涉及一种编码块的量化方法及用于HEVC编码的量化方法，所述编码块的量化方法包括：将目标编码块划分为多个子编码块；对多个所述子编码块进行运算，生成多个量化值；对多个所述子编码块进行编号，生成多个映射值；根据所述多个量化值和所述多个映射值建立映射关系；根据所述映射关系，调用所述量化值。本发明在计算各个尺寸块的量化值时采用了由最小尺寸块向上叠加的方法来合成其他尺寸块的量化值，从而减少了现有技术中CU结构划分带来的量化计算延迟，减少了不同CU划分方式对量化计算产生的影响，降低了编码复杂度，有效地提高了编码效率。

公开(公告)号：CN107403117A

公开(公告)日：2017-11-28

申请号：CN201710630095.9

申请日：2017-07-28

Applicant: 西安电子科技大学

Inventor： 王海 ,  赵伟 ,  沈越 ,  邵梦君 ,  王珂 ,  王中正

IPC: G06G7/19 ,  G06F17/15

CPC classification number: G06G7/19 ,  G06F17/153

Abstract: 本发明提出了一种基于FPGA的三维卷积器，用于解决现有技术中存在的输入数据重复载入的技术问题，包括在FPGA中实现的六个模块，其中输入数据存储模块，用于对待处理特征图进行输入缓存；三维卷积核存储模块，用于在FPGA内部以多个二维卷积核的形式存储一个三维卷积核；二维卷积器阵列模块，用于将待处理特征图与三维卷积核卷积后输出；中间数据延迟线模块，用于将指定的二维卷积器卷积结果相加、对相加结果延迟后输出；加法器模块，用于将二维卷积器阵列模块输出和中间数据延迟线输出相加并输出；数据输出控制器模块，用于控制加法器模块多个输出的先后顺序。本发明能够显著提升三维卷积运算速度，可用于目标跟踪或行为检测等方面。