一种基于FPGA的QPSK神经网络解调器及其控制方法

    公开(公告)号:CN109981517B

    公开(公告)日:2020-06-19

    申请号:CN201910059841.2

    申请日:2019-01-22

    Abstract: 本发明涉及一种基于FPGA的QPSK神经网络解调器,包括:时钟和复位模块,用于发送时钟信号和复位信号;AD采样模块,用于对待解调信号采样获取采样数据;输入缓冲模块,用于接收和缓存采样数据,并对采样数据进行时钟域转换;相位突变检测模块,用于检测时钟域转换后的采样数据中的相对相位变化,并输出相位突变信息;星座旋转和数据翻转模块,用于接收并处理相位突变信息,形成基带数据;同步输出模块,用于同步判决基带数据,生成并输出解调数据。本发明提出的解调器,参数复杂度低,结构稳定性高,能够通过有针对性的训练提高解调器对特殊环境的适应力,运用时间延迟网进行一维卷积运算,降低了计算复杂度,提高了硬件资源使用效率。

    一种基于FPGA的QPSK神经网络解调器及其控制方法

    公开(公告)号:CN109981517A

    公开(公告)日:2019-07-05

    申请号:CN201910059841.2

    申请日:2019-01-22

    Abstract: 本发明涉及一种基于FPGA的QPSK神经网络解调器,包括:时钟和复位模块,用于发送时钟信号和复位信号;AD采样模块,用于对待解调信号采样获取采样数据;输入缓冲模块,用于接收和缓存采样数据,并对采样数据进行时钟域转换;相位突变检测模块,用于检测时钟域转换后的采样数据中的相对相位变化,并输出相位突变信息;星座旋转和数据翻转模块,用于接收并处理相位突变信息,形成基带数据;同步输出模块,用于同步判决基带数据,生成并输出解调数据。本发明提出的解调器,参数复杂度低,结构稳定性高,能够通过有针对性的训练提高解调器对特殊环境的适应力,运用时间延迟网进行一维卷积运算,降低了计算复杂度,提高了硬件资源使用效率。

    基于FPGA的三维卷积器
    3.
    发明公开

    公开(公告)号:CN107403117A

    公开(公告)日:2017-11-28

    申请号:CN201710630095.9

    申请日:2017-07-28

    CPC classification number: G06G7/19 G06F17/153

    Abstract: 本发明提出了一种基于FPGA的三维卷积器,用于解决现有技术中存在的输入数据重复载入的技术问题,包括在FPGA中实现的六个模块,其中输入数据存储模块,用于对待处理特征图进行输入缓存;三维卷积核存储模块,用于在FPGA内部以多个二维卷积核的形式存储一个三维卷积核;二维卷积器阵列模块,用于将待处理特征图与三维卷积核卷积后输出;中间数据延迟线模块,用于将指定的二维卷积器卷积结果相加、对相加结果延迟后输出;加法器模块,用于将二维卷积器阵列模块输出和中间数据延迟线输出相加并输出;数据输出控制器模块,用于控制加法器模块多个输出的先后顺序。本发明能够显著提升三维卷积运算速度,可用于目标跟踪或行为检测等方面。

Patent Agency Ranking