公开(公告)号：CN110708078B

公开(公告)日：2023-02-07

申请号：CN201911087535.6

申请日：2019-11-08

申请人： 西安电子科技大学 ,  中国电子科技集团公司第五十四研究所

发明人： 白宝明 ,  胡智欣 ,  张冀 ,  魏恒舟 ,  刘玉涛

IPC分类号： H03M13/11

摘要： 本发明提出了一种基于基模图的全局耦合LDPC码构造方法，旨在解决现有技术存在的无法借助渐进性能分析工具优化译码门限的技术问题，并降低全局耦合LDPC码的误比特率。其实现步骤为:建立局部基模图；对局部基模图进行全局边扩展；对变量节点进行交织处理；筛选码长和码率满足条件的全局耦合LDPC码；确定最小译码门限；构建表示全局耦合LDPC码的基矩阵。本发明利用简单直观的图形结构，使用渐进性能分析工具优化译码门限，同时提升全局耦合LDPC码瀑布区的译码性能，降低误比特率，可用于光通信、无线通信和数据存储等场景中的编码。

公开(公告)号：CN110708078A

公开(公告)日：2020-01-17

申请号：CN201911087535.6

申请日：2019-11-08

申请人： 西安电子科技大学 ,  中国电子科技集团公司第五十四研究所

发明人： 白宝明 ,  胡智欣 ,  张冀 ,  魏恒舟 ,  刘玉涛

IPC分类号： H03M13/11

摘要： 本发明提出了一种基于基模图的全局耦合LDPC码构造方法，旨在解决现有技术存在的无法借助渐进性能分析工具优化译码门限的技术问题，并降低全局耦合LDPC码的误比特率。其实现步骤为:建立局部基模图；对局部基模图进行全局边扩展；对变量节点进行交织处理；筛选码长和码率满足条件的全局耦合LDPC码；确定最小译码门限；构建表示全局耦合LDPC码的基矩阵。本发明利用简单直观的图形结构，使用渐进性能分析工具优化译码门限，同时提升全局耦合LDPC码瀑布区的译码性能，降低误比特率，可用于光通信、无线通信和数据存储等场景中的编码。