基于FPGA的智能天线抗干扰片上系统及方法

    公开(公告)号:CN102170302A

    公开(公告)日:2011-08-31

    申请号:CN201110071592.2

    申请日:2011-03-23

    IPC分类号: H04B7/02 H04L25/03

    摘要: 一种基于FPGA的智能天线抗干扰片上系统及方法。基于现场可编程门阵列(FPGA)的智能天线抗干扰片上系统,包括接收天线、多通道接收机、A/D转换器、数字正交插值模块、协方差矩阵模块、复正定厄米矩阵转实对称矩阵模块和协方差矩阵求逆模块。本发明基于FPGA的智能天线抗干扰方法的具体步骤为:1、接收数据;2、数字正交插值;3、协方差矩阵数据计算;4、复正定厄米矩阵转实对称矩阵;5、协方差矩阵求逆。本发明能在通信信道存在干扰的情况下,实现智能天线的实时、快速抗干扰,解决了基于DSP的智能天线抗干扰系统实时性差、硬件成本高、集成度低以及无法并行处理的问题。

    神经元单元电路、脉冲神经网络及智能物联网芯片

    公开(公告)号:CN114897143A

    公开(公告)日:2022-08-12

    申请号:CN202210517753.4

    申请日:2022-05-16

    申请人: 北京大学

    IPC分类号: G06N3/04 G06N3/063 G06N3/08

    摘要: 本发明公开一种神经元单元电路、脉冲神经网络及智能物联网芯片,其中神经元单元电路包括:树突电路、含有膜电位电容的突触电路、胞体电路和时间规划模块,树突电路,根据输入脉冲信号或前一层神经元胞体电路的输出脉冲信号生成复位信号和与复位信号不交叠的计算信号;突触电路存储权重,并根据存储的权重和树突电路输出执行膜电位电容的电位积累操作,胞体电路,比较膜电位电容的膜电位与阈值电压,确定是否输出脉冲信号;时间规划模块,用于根据输入脉冲信号或前一层神经元单元输出的使能信号产生时序,以使阈值电压在胞体执行比较操作前存储至阈值电容,以及触发胞体执行比较操作。本发明实现了系统级、模块级到电路级的终极事件驱动电路。