公开(公告)号：CN114730603A

公开(公告)日：2022-07-08

申请号：CN202080082178.9

申请日：2020-11-24

申请人： 赛普拉斯半导体公司

发明人： 文卡塔拉曼·普拉巴卡尔 ,  克里希纳斯瓦米·拉姆库马尔 ,  维尼特·阿格拉瓦尔 ,  隆·欣 ,  斯瓦蒂拉哈·萨哈 ,  桑塔努·库马尔·萨曼塔 ,  迈克尔·阿蒙森 ,  拉温德拉·卡普雷

IPC分类号： G11C16/14 ,  G11C16/16 ,  G11C16/34

摘要： 一种半导体装置，该半导体装置具有：基于半导体‑二氧化硅‑氮化硅‑二氧化硅‑半导体(SONOS)的非易失性存储器(NVM)阵列，所述非易失性存储器(NVM)阵列包括以行和列布置的NVM单元，其中NVM单元的NVM晶体管被配置成存储对应于NVM晶体管的漏极电流(ID)或阈值电压(VT)水平的Nx个水平的Nx个模拟值；数模(DAC)功能，其接收并转换来自外部装置的数字信号；列多路复用器(mux)功能，其被配置成选择并组合从NVM单元读取的模拟值；以及模数(ADC)功能，其被配置成将列多路复用器功能的模拟结果转换为数字值并输出该数字值。

公开(公告)号：CN116129957B

公开(公告)日：2024-04-05

申请号：CN202310051673.9

申请日：2020-11-24

申请人： 赛普拉斯半导体公司

发明人： 克里希纳斯瓦米·拉姆库马尔 ,  文卡特拉曼·普拉巴卡尔 ,  维尼特·阿格拉瓦尔 ,  隆·欣 ,  桑塔努·库马尔·萨曼塔 ,  拉温德拉·卡普雷

IPC分类号： G11C11/40 ,  H10B43/30 ,  H10B41/30 ,  G06N3/065 ,  G06F7/52

摘要： 公开了一种半导体装置、半导体推理装置和操作MAC装置的方法。半导体装置包括：非易失性存储器阵列，其包括被配置成存储对应于N个阈值电压水平和N个漏极电流(ID)水平的N个模拟值之一的基于电荷俘获的多级晶体管；写入电路，其被配置成执行写入处理，包括对多级晶体管中至少之一进行针对ID水平降低的部分编程操作和针对ID水平升高的部分擦除操作；和读取电路，其被配置成在部分编程操作之后执行第一验证读取，以确定降低的ID水平与目标ID均值的比较结果，并且在部分擦除操作之后执行第二验证读取，以确定升高的ID水平与目标ID均值的比较结果，在多级存储器晶体管中至少之一的ID水平落入目标ID范围内的情况下确定完成对目标值的写入处理。

公开(公告)号：CN116129957A

公开(公告)日：2023-05-16

申请号：CN202310051673.9

申请日：2020-11-24

申请人： 赛普拉斯半导体公司

发明人： 克里希纳斯瓦米·拉姆库马尔 ,  文卡特拉曼·普拉巴卡尔 ,  维尼特·阿格拉瓦尔 ,  隆·欣 ,  桑塔努·库马尔·萨曼塔 ,  拉温德拉·卡普雷

IPC分类号： G11C11/40 ,  H10B43/30 ,  H10B41/30 ,  G06N3/065 ,  G06F7/52

摘要： 公开了一种半导体装置、半导体推理装置和操作MAC装置的方法。半导体装置包括：非易失性存储器阵列，其包括被配置成存储对应于N个阈值电压水平和N个漏极电流(ID)水平的N个模拟值之一的基于电荷俘获的多级晶体管；写入电路，其被配置成执行写入处理，包括对多级晶体管中至少之一进行针对ID水平降低的部分编程操作和针对ID水平升高的部分擦除操作；和读取电路，其被配置成在部分编程操作之后执行第一验证读取，以确定降低的ID水平与目标ID均值的比较结果，并且在部分擦除操作之后执行第二验证读取，以确定升高的ID水平与目标ID均值的比较结果，在多级存储器晶体管中至少之一的ID水平落入目标ID范围内的情况下确定完成对目标值的写入处理。

公开(公告)号：CN114747010B

公开(公告)日：2023-04-04

申请号：CN202080082177.4

申请日：2020-11-24

申请人： 赛普拉斯半导体公司

发明人： 克里希纳斯瓦米·拉姆库马尔 ,  文卡特拉曼·普拉巴卡尔 ,  维尼特·阿格拉瓦尔 ,  隆·欣 ,  桑塔努·库马尔·萨曼塔 ,  拉温德拉·卡普雷

IPC分类号： H10B43/30 ,  H10B41/30

摘要： 一种半导体装置，其具有基于硅‑氧化物‑氮化物‑氧化物‑硅(SONOS)的非易失性存储器(NVM)阵列，该非易失性存储器(NVM)阵列包括电荷俘获存储器单元，该电荷俘获存储器单元以行和列布置并被配置成存储N个模拟值中的一个。每个电荷俘获存储器单元可以包括存储器晶体管，该存储器晶体管包括至少部分地在存储器晶体管的氧化物‑氮化物‑氧化物(ONO)层下延伸的成角度的轻掺杂漏极(LDD)注入。设置在存储器晶体管内和相邻的隔离结构上的ONO层具有基本相同的高度。

公开(公告)号：CN114747010A

公开(公告)日：2022-07-12

申请号：CN202080082177.4

申请日：2020-11-24

申请人： 赛普拉斯半导体公司

发明人： 克里希纳斯瓦米·拉姆库马尔 ,  文卡特拉曼·普拉巴卡尔 ,  维尼特·阿格拉瓦尔 ,  隆·欣 ,  桑塔努·库马尔·萨曼塔 ,  拉温德拉·卡普雷

IPC分类号： H01L27/11563 ,  H01L27/1157 ,  H01L27/11597

摘要： 一种半导体装置，其具有基于硅‑氧化物‑氮化物‑氧化物‑硅(SONOS)的非易失性存储器(NVM)阵列，该非易失性存储器(NVM)阵列包括电荷俘获存储器单元，该电荷俘获存储器单元以行和列布置并被配置成存储N个模拟值中的一个。每个电荷俘获存储器单元可以包括存储器晶体管，该存储器晶体管包括至少部分地在存储器晶体管的氧化物‑氮化物‑氧化物(ONO)层下延伸的成角度的轻掺杂漏极(LDD)注入。设置在存储器晶体管内和相邻的隔离结构上的ONO层具有基本相同的高度。