-
公开(公告)号：CN108886503A
公开(公告)日：2018-11-23
申请号：CN201780021757.0
申请日：2017-03-23
申请人： 赛灵思公司
IPC分类号： H04L25/03
CPC分类号： H04L25/03057 , H04L25/03885 , H04L25/4902 , H04L2025/03363 , H04L2025/03375 , H04L2025/03484 , H04L2025/03764
摘要： 一种装置，包括判决反馈均衡器(图2，206；图4，206)，所述判决反馈均衡器被配置成接收基于第一时钟(图3，ADC输出时钟)生成的并行信号(图4，214)。所述判决反馈均衡器包括第一均衡模块(图4，[DFE[0])，其被配置为在第一时钟的第一时钟周期[图3，306]期间接收由所述并行信号提供的第一组并行符号(图3，ADC[0:N‑1])的第一符号(图3，ADC[0])。由第一均衡模块对第一符号执行判决反馈均衡以提供第一判定(图4，422，D[0])到第二均衡模块。所述第二均衡模块(图4，DFE[1])被配置为，在第一时钟周期期间，接收第一组并行符号的第二符号(图3，ADC[1])，并且使用从第一均衡模块接收的第一判定对第二符号执行判决反馈均衡，以提供第二判定(图4，422，D[1])。
-
公开(公告)号：CN108886503B
公开(公告)日：2021-08-24
申请号：CN201780021757.0
申请日：2017-03-23
申请人： 赛灵思公司
IPC分类号： H04L25/03
摘要： 一种装置，包括判决反馈均衡器(图2，206；图4，206)，所述判决反馈均衡器被配置成接收基于第一时钟(图3，ADC输出时钟)生成的并行信号(图4，214)。所述判决反馈均衡器包括第一均衡模块(图4，[DFE[0])，其被配置为在第一时钟的第一时钟周期[图3，306]期间接收由所述并行信号提供的第一组并行符号(图3，ADC[0:N‑1])的第一符号(图3，ADC[0])。由第一均衡模块对第一符号执行判决反馈均衡以提供第一判定(图4，422，D[0])到第二均衡模块。所述第二均衡模块(图4，DFE[1])被配置为，在第一时钟周期期间，接收第一组并行符号的第二符号(图3，ADC[1])，并且使用从第一均衡模块接收的第一判定对第二符号执行判决反馈均衡，以提供第二判定(图4，422，D[1])。
-
公开(公告)号：CN109565278B
公开(公告)日：2023-05-02
申请号：CN201780046563.6
申请日：2017-07-25
申请人： 赛灵思公司
IPC分类号： H03K19/0185 , H04L25/02
摘要： 一种驱动电路，包括并联耦接在差分输入(Inn、Inp)和差分输出(Txn、Txp)之间并具有第一公共节点(Vrefp)和第二公共节点(Vrefn)的多个输出电路(208)。多个输出电路中的每个包括耦接在差分输入和差分输出之间的反相器对(Mp1、Mp2和Mn1、Mn2)和电阻器对(Rp、Rn)的串联组合；反相器对的第一源极端子耦接至第一公共节点；且反相器对的第二源极端子耦接至第二公共节点。驱动电路还包括第一电压调节器(2101)、第二电压调节器(2102)以及电流补偿电路(206)，第一电压调节器具有耦接至多个输出电路的第一公共节点的输出，第二电压调节器具有耦接至多个电路的第二公共节点的输出，电流补偿电路耦接在第一电压调节器和第二电压调节器的输出之间。
-
公开(公告)号：CN109565278A
公开(公告)日：2019-04-02
申请号：CN201780046563.6
申请日：2017-07-25
申请人： 赛灵思公司
IPC分类号： H03K19/0185 , H04L25/02
CPC分类号： H03K19/018528 , H04L25/0272
摘要： 一种驱动电路，包括并联耦接在差分输入(Inn、Inp)和差分输出(Txn、Txp)之间并具有第一公共节点(Vrefp)和第二公共节点(Vrefn)的多个输出电路(208)。所述多个输出电路中的每个包括耦接在所述差分输入和所述差分输出之间的反相器对(Mp1、Mp2和Mn1、Mn2)和电阻器对(Rp、Rn)的串联组合；所述反相器对的第一源极端子耦接至所述第一公共节点；且所述反相器对的第二源极端子耦接至所述第二公共节点。所述驱动电路还包括第一电压调节器(2101)、第二电压调节器(2102)以及电流补偿电路(206)，所述第一电压调节器具有耦接至所述多个输出电路的第一公共节点的输出，所述第二电压调节器具有耦接至所述多个电路的第二公共节点的输出，所述电流补偿电路耦接在所述第一电压调节器和所述第二电压调节器的输出之间。
-
-
-
搜索结果
4 条记录 (耗时 0.018 秒)
