公开(公告)号：CN110291451B

公开(公告)日：2023-02-17

申请号：CN201780082713.9

申请日：2017-11-03

申请人： 赛灵思公司

发明人： S·林 ,  张琨永 ,  A·H·勒希

IPC分类号： G02F1/025 ,  H01L31/024 ,  H01L31/103 ,  H01S5/026

摘要： 描述了通常涉及电吸收调制的系统和相关方法。在所述系统中，存在波导(106)。光检测器(318)相对于波导(106)配置，并用于检测光信号的发光强度。电吸收调制器(320)相对于波导(106)配置，并用于光信号的电吸收调制。集成加热元件(115)位于光检测器(318)和电吸收调制器(320)的旁边并和它们间隔开。集成加热元件(315)被配置成用于可控制地加热光检测器(318)和电吸收调制器(320)。

公开(公告)号：CN108886503B

公开(公告)日：2021-08-24

申请号：CN201780021757.0

申请日：2017-03-23

申请人： 赛灵思公司

发明人： 张琨永 ,  S·W·林 ,  K·H·谭

IPC分类号： H04L25/03

摘要： 一种装置，包括判决反馈均衡器(图2，206；图4，206)，所述判决反馈均衡器被配置成接收基于第一时钟(图3，ADC输出时钟)生成的并行信号(图4，214)。所述判决反馈均衡器包括第一均衡模块(图4，[DFE[0])，其被配置为在第一时钟的第一时钟周期[图3，306]期间接收由所述并行信号提供的第一组并行符号(图3，ADC[0:N‑1])的第一符号(图3，ADC[0])。由第一均衡模块对第一符号执行判决反馈均衡以提供第一判定(图4，422，D[0])到第二均衡模块。所述第二均衡模块(图4，DFE[1])被配置为，在第一时钟周期期间，接收第一组并行符号的第二符号(图3，ADC[1])，并且使用从第一均衡模块接收的第一判定对第二符号执行判决反馈均衡，以提供第二判定(图4，422，D[1])。

公开(公告)号：CN107925560B

公开(公告)日：2021-01-26

申请号：CN201680037968.9

申请日：2016-04-08

申请人： 赛灵思公司

发明人： 许宇 ,  C·H·谢 ,  Y·法兰斯 ,  张琨永

IPC分类号： H04L7/00 ,  H03L7/081 ,  H04L7/033

摘要： 描述的方法和装置用于在时钟和数据恢复(CDR)电路(206)中同步地步进数据相位内插器(PI)代码(306)或交叉PI代码(308)中的至少一个，直到满足一个或多个预设标准。一种示例性方法总体上包括：确定(502)已经满足条件；基于所述确定，对于时钟(302)的每个周期，在CDR电路(206)中步进(504)数据PI代码(306)或交叉PI代码(308)中的至少一个；基于一个或多个标准停止(506)所述步进，以生成所述数据PI代码(306)和交叉PI代码(308)的预定状态，其中所述预定状态包括所述数据PI代码(306)和交叉PI代码(308)之间的偏移量；接收(508)数据流(218)；以及基于所述数据PI代码(306)和交叉PI代码(308)之间的偏移量，对所述数据流(218)执行(510)时钟和数据恢复。

公开(公告)号：CN107251498B

公开(公告)日：2018-10-30

申请号：CN201680008248.X

申请日：2016-02-02

申请人： 赛灵思公司

发明人： 廖宇 ,  张洪涛 ,  张稼丰 ,  张琨永

IPC分类号： H04L25/03

摘要： 描述了一种用于在集成电路中滤除码间干扰的电路。所述电路包括第一级(308)，其被耦接以接收输入信号的数字样本(Xk)。所述第一级基于所述数字样本生成第一判决输出。第二级(310)被耦接以接收所述输入信号的数字样本。所述第二级包括滤波器(350)，所述滤波器接收第一判决输出，并且基于所述输入信号的数字样本和检测到的与所述第一判决输出相关联的码间干扰(ik)，生成第二判决输出(输出数据)。还描述了一种在集成电路中滤除码间干扰的方法。

公开(公告)号：CN107710704A

公开(公告)日：2018-02-16

申请号：CN201680026446.9

申请日：2016-01-28

申请人： 赛灵思公司

发明人： 廖宇 ,  张洪涛 ,  张琨永 ,  G·张

IPC分类号： H04L25/03

摘要： 在接收器(100)中，判决反馈均衡器为减法模块提供加权后导判决以将其从模拟输入信号(101)中减去从而提供模拟输出信号(123)。后导判决模块将模拟输出信号与后导系数的正值和负值(104,105)相比较以提供第一和第二可能判决结果(136,137)并响应于在先基于后导的判决(117)在两者中选择当前基于后导的判决(116)。前导消除模块(108)接收模拟输出信号、在先基于后导的判决和当前基于后导的判决以为模拟输入信号的在先采样提供数字输出(124)。前导消除模块包括比较器(211-214)，其接收模拟输出信号并分别接收互不相同的阈值输入(201-204)以为模拟输出信号提供可能的数字输出信号(215-218)。选择级(230)耦接以接收可能的数字输出(215-218)从而选择数字输出信号。

公开(公告)号：CN107251498A

公开(公告)日：2017-10-13

申请号：CN201680008248.X

申请日：2016-02-02

申请人： 赛灵思公司

发明人： 廖宇 ,  张洪涛 ,  张稼丰 ,  张琨永

IPC分类号： H04L25/03

CPC分类号： H04L25/03019 ,  H04L2025/03484

摘要： 描述了一种用于在集成电路中滤除码间干扰的电路。所述电路包括第一级(308)，其被耦接以接收输入信号的数字样本(Xk)。所述第一级基于所述数字样本生成第一判决输出。第二级(310)被耦接以接收所述输入信号的数字样本。所述第二级包括滤波器(350)，所述滤波器接收第一判决输出，并且基于所述输入信号的数字样本和检测到的与所述第一判决输出相关联的码间干扰(ik)，生成第二判决输出(输出数据)。还描述了一种在集成电路中滤除码间干扰的方法。

公开(公告)号：CN106253895A

公开(公告)日：2016-12-21

申请号：CN201610377692.0

申请日：2016-05-31

申请人： 赛灵思公司

发明人： 张稼丰 ,  张洪涛 ,  吴昭颖 ,  张琨永 ,  廖宇

IPC分类号： H03L7/081 ,  H04L7/04

CPC分类号： H04L7/0087 ,  H04L7/0025 ,  H04L7/0062 ,  H03L7/081 ,  H04L7/04

摘要： 在一个例子中，一种用于接收器的时钟数据恢复(CDR)电路包括：定时误差检测器电路、环路滤波器和相位插值器。所述定时误差检测器电路被耦接为以一波特率接收由所述接收器接收的符号的数据采样和误差采样。所述定时误差检测器电路可操作为基于所述数据采样和所述误差采样生成每个符号的定时误差值和估计波形值。所述环路滤波器被耦接至所述定时误差检测器以接收定时误差值。所述相位插值器被耦接至所述环路滤波器以接收滤波过的定时误差值，所述相位插值器可操作为生成控制信号以调节采样相位，所述采样相位被用于生成所述数据采样和所述误差采样。

公开(公告)号：CN109565278B

公开(公告)日：2023-05-02

申请号：CN201780046563.6

申请日：2017-07-25

申请人： 赛灵思公司

发明人： S·W·林 ,  K·L·陈 ,  K·H·谭 ,  H·赵 ,  C·Y·科亚伊 ,  Y·法兰斯 ,  张琨永 ,  N·纳兰

IPC分类号： H03K19/0185 ,  H04L25/02

摘要： 一种驱动电路，包括并联耦接在差分输入(Inn、Inp)和差分输出(Txn、Txp)之间并具有第一公共节点(Vrefp)和第二公共节点(Vrefn)的多个输出电路(208)。多个输出电路中的每个包括耦接在差分输入和差分输出之间的反相器对(Mp1、Mp2和Mn1、Mn2)和电阻器对(Rp、Rn)的串联组合；反相器对的第一源极端子耦接至第一公共节点；且反相器对的第二源极端子耦接至第二公共节点。驱动电路还包括第一电压调节器(2101)、第二电压调节器(2102)以及电流补偿电路(206)，第一电压调节器具有耦接至多个输出电路的第一公共节点的输出，第二电压调节器具有耦接至多个电路的第二公共节点的输出，电流补偿电路耦接在第一电压调节器和第二电压调节器的输出之间。

公开(公告)号：CN108713289B

公开(公告)日：2022-01-04

申请号：CN201680082411.7

申请日：2016-12-06

申请人： 赛灵思公司

发明人： D·Z·图尔克·梅莱克 ,  P·乌帕德亚雅 ,  张琨永

IPC分类号： H03G1/00 ,  H04L25/03 ,  H03G3/30

摘要： 示例性自动增益控制(AGC)电路(206)，包括基电流增益电路(302)，其具有响应于AGC码字第一部分位的可编程源极退化电阻(304)。AGC电路还包括可编程电流增益电路(308)，其被耦接在基电流增益电路的输入(328)和输出(330)之间，具有响应于AGC码字第二部分位的可编程电流源(312)。AGC电路还包括泄放电路(314)，其被耦接到基电流增益电路的输出，具有响应于AGC码字第二部分位的逻辑补码的可编程电流源(316)。AGC电路还包括被耦接到基电流增益电路的输出的负载电路(318)。

公开(公告)号：CN107810622B

公开(公告)日：2021-03-23

申请号：CN201680030596.7

申请日：2016-02-05

申请人： 赛灵思公司

发明人： 廖宇 ,  G·张 ,  张洪涛 ,  张琨永 ,  T·帕姆 ,  Z·D·吴

IPC分类号： H04L25/03

摘要： 一种接收机(100)，整体上涉及到信道适配。在这种接收机(100)中，第一信号处理块(101)被耦合到通信信道(20)。所述第一信号处理块(101)包括：AGC块(102)和CTLE块(103)，用于接收调制信号(21)，以便提供模拟信号(104)；ADC(105)，用于将模拟信号(104)转换成数字采样(106)；和FFE块(112)，用于均衡所述数字采样(106)，以提供均衡的采样(114)。第二信号处理块(111)包括：DFE块(113)，用于接收所述均衡的采样(114)，以提供再均衡的采样(116)；和被耦合到DFE块(113)的限幅器(123)，用于对所述再均衡的采样(116)进行限幅。接收机适配块(150)被耦合到所述第一信号处理块(101)和所述第二信号处理块(111)。所述接收机适配块(150)被配置成给所述通信信道(20)提供AGC适配、CTLE适配、和限幅适配。