公开(公告)号：CN111698846A

公开(公告)日：2020-09-22

申请号：CN202010579000.7

申请日：2020-06-23

申请人： 重庆方正高密电子有限公司 ,  北大方正集团有限公司 ,  电子科技大学

发明人： 黄云钟 ,  何为 ,  曹磊磊 ,  陈苑明 ,  刘新峰 ,  向斌 ,  冯天勇

IPC分类号： H05K3/46

摘要： 本发明提供一种电路板及电路板的制作方法，涉及电路板技术领域，用于解决制作电路板时芯板之间的易出现相对偏移的技术问题。该电路板包括堆叠设置的至少两个芯板，在相邻的两个芯板中，位于下层的芯板的上表面设置有相互绝缘的导电图形和定位图形，位于上层的芯板的下表面设置有对准图形，且定位图形与对准图形相嵌合。通过位于下层的芯板的定位图形与位于上层的芯板的对准图形相嵌合，实现相邻芯板之间的对准，从而在压合各个芯板形成所需的电路板时，利用相嵌合的对准图形和定位图形，能够防止芯板之间发生相对偏移，进而提高制作电路板的合格率。此外，本发明还提供一种上述电路板的制作方法。

公开(公告)号：CN111698846B

公开(公告)日：2022-01-04

申请号：CN202010579000.7

申请日：2020-06-23

申请人： 重庆方正高密电子有限公司 ,  北大方正集团有限公司 ,  电子科技大学

发明人： 黄云钟 ,  何为 ,  曹磊磊 ,  陈苑明 ,  刘新峰 ,  向斌 ,  冯天勇

IPC分类号： H05K3/46

摘要： 本发明提供一种电路板及电路板的制作方法，涉及电路板技术领域，用于解决制作电路板时芯板之间的易出现相对偏移的技术问题。该电路板包括堆叠设置的至少两个芯板，在相邻的两个芯板中，位于下层的芯板的上表面设置有相互绝缘的导电图形和定位图形，位于上层的芯板的下表面设置有对准图形，且定位图形与对准图形相嵌合。通过位于下层的芯板的定位图形与位于上层的芯板的对准图形相嵌合，实现相邻芯板之间的对准，从而在压合各个芯板形成所需的电路板时，利用相嵌合的对准图形和定位图形，能够防止芯板之间发生相对偏移，进而提高制作电路板的合格率。此外，本发明还提供一种上述电路板的制作方法。