-
公开(公告)号：CN111698846A
公开(公告)日：2020-09-22
申请号：CN202010579000.7
申请日：2020-06-23
申请人： 重庆方正高密电子有限公司 , 北大方正集团有限公司 , 电子科技大学
IPC分类号： H05K3/46
摘要： 本发明提供一种电路板及电路板的制作方法，涉及电路板技术领域，用于解决制作电路板时芯板之间的易出现相对偏移的技术问题。该电路板包括堆叠设置的至少两个芯板，在相邻的两个芯板中，位于下层的芯板的上表面设置有相互绝缘的导电图形和定位图形，位于上层的芯板的下表面设置有对准图形，且定位图形与对准图形相嵌合。通过位于下层的芯板的定位图形与位于上层的芯板的对准图形相嵌合，实现相邻芯板之间的对准，从而在压合各个芯板形成所需的电路板时，利用相嵌合的对准图形和定位图形，能够防止芯板之间发生相对偏移，进而提高制作电路板的合格率。此外，本发明还提供一种上述电路板的制作方法。
-
公开(公告)号：CN111698846B
公开(公告)日：2022-01-04
申请号：CN202010579000.7
申请日：2020-06-23
申请人： 重庆方正高密电子有限公司 , 北大方正集团有限公司 , 电子科技大学
IPC分类号： H05K3/46
摘要： 本发明提供一种电路板及电路板的制作方法，涉及电路板技术领域，用于解决制作电路板时芯板之间的易出现相对偏移的技术问题。该电路板包括堆叠设置的至少两个芯板，在相邻的两个芯板中，位于下层的芯板的上表面设置有相互绝缘的导电图形和定位图形，位于上层的芯板的下表面设置有对准图形，且定位图形与对准图形相嵌合。通过位于下层的芯板的定位图形与位于上层的芯板的对准图形相嵌合，实现相邻芯板之间的对准，从而在压合各个芯板形成所需的电路板时，利用相嵌合的对准图形和定位图形，能够防止芯板之间发生相对偏移，进而提高制作电路板的合格率。此外，本发明还提供一种上述电路板的制作方法。
-
公开(公告)号：CN109406232A
公开(公告)日：2019-03-01
申请号：CN201811075368.9
申请日：2018-09-14
申请人： 北大方正集团有限公司 , 重庆方正高密电子有限公司
摘要： 本发明提供了一种孔质量切片及孔质量切片的制作方法，该孔质量切片包括多种类型，每种类型的孔质量切片包括：定位孔及检测孔；每种类型的孔质量切片中定位孔的个数相同，个数为多个，定位孔的孔径相同，定位孔均匀设置在孔质量切片的左右两侧；每种类型的孔质量切片中检测孔的个数相同，个数为多个，并呈正方形排布，各检测孔之间的距离相等，同种类型的孔质量切片中的同类型的检测孔的孔径相同。本发明提供的孔质量切片，由于每种类型的孔质量切片中孔的排布统一，在进行孔质量切片的制作时，能够一次性完成，提高制作的效率，减少了成本，而且能够全面满足生产过程及成品的质量监控需求。
-
公开(公告)号：CN116744533A
公开(公告)日：2023-09-12
申请号：CN202210196954.9
申请日：2022-03-01
申请人： 重庆方正高密电子有限公司 , 新方正控股发展有限责任公司
摘要： 本申请提供一种印刷电路板和印刷电路板压合测试方法。该方法包括：制造多个单层电路板，每个单层电路板制造时，在单层电路板上制造阻抗波线路图案，以在每层电路板上形成阻抗波模块；每层电路板上的阻抗波线路图案相同或不同；不同的阻抗波线路图案具有不同的阻抗值；压合多个单层电路板，得到印刷电路板，其中，压合后相邻层的电路板上设置的阻抗波模块接触；按照印刷电路板中单层电路板的压合顺序，对电路板模块进行阻抗测试，得到阻抗测试结果；当阻抗测试结果与预设测试结果不同时，确定印刷电路板压合异常。本申请的方法可以及早获知电路板之间是否出现压合层次错误，以避免成品印刷电路板出现缺陷甚至报废，进而提高印刷电路板的成品率。
-
-
-
搜索结果
4 条记录 (耗时 0.076 秒)
