公开(公告)号：CN117792392A

公开(公告)日：2024-03-29

申请号：CN202311686948.2

申请日：2023-12-08

申请人： 重庆邮电大学

发明人： 袁军 ,  张宇洋 ,  张良睿 ,  候帅琦 ,  韩雨坤

IPC分类号： H03M1/10

摘要： 本发明请求保护一种用于宽松测试条件下的ADC动态参数测试方法，该方法可使ADC的动态参数测试在非高精度设备下进行。该方法包括：削波序列识别与重构、数据预处理、ADC参数还原三部分。削波序列识别与重构包括：采集ADC输出削波序列，对序列进行分段，计算每段非相干削波序列的频率，然后基于最小二乘法获取原本ADC输入信号的关键参数以重新构建理想削波信号，得到残差序列。数据预处理部分包括：将首尾不连续的残差序列转变为首尾连续的相干序列，计算每段ADC输出序列的SNR、SINAD、ENOB、THD等性能参数。ADC参数还原部分：通过每段ADC输出序列的差值，估计ADC自身杂散分量，从ADC输出序列的性能参数中还原ADC器件的性能参数。

公开(公告)号：CN117353706A

公开(公告)日：2024-01-05

申请号：CN202311319727.1

申请日：2023-10-12

申请人： 重庆邮电大学

发明人： 袁军 ,  张宇洋 ,  袁财政 ,  张良睿 ,  韩雨坤 ,  杨象陈

IPC分类号： H03H17/06 ,  H03H17/00

摘要： 本发明请求保护一种基于FPGA的改进Delay‑FxLMS滤波器。本发明通过割集重定时技术重新分配延迟单元的位置，使算法结构流水化；将自适应延迟量设定为2，降低关键路径延迟，提高系统数据吞吐量；采用并行FIR滤波器结构，减少硬件电路寄存器工作频率，降低电路动态功耗。除此之外，将电路划分为多个数据处理模块，使滤波器权值局部更新，可在关键路径延迟不变下增添滤波阶数；利用DSP48E1模块完成信号与滤波系数之间乘加运算的并行处理，加快滤波器的处理速度，提高系统性能和效率。结果表明，该算法在压缩机降噪系统中的最大降噪为10dB，与传统Delay‑FxLMS算法相比，提高了3dB，数据吞吐量提高了1.5倍，收敛速度提高了1.8倍，查找表(LUT)、触发器(FF)和功耗分别降低了18.5％、33.6％和26.6％。