公开(公告)号：CN116801631A

公开(公告)日：2023-09-22

申请号：CN202211064853.2

申请日：2022-09-01

申请人： 铠侠股份有限公司

发明人： 小嶋麻由佳 ,  伊藤祥代 ,  今野拓也

IPC分类号： H10B41/35 ,  H10B43/35

摘要： 根据实施例的半导体装置包含衬底、晶体管、绝缘层及第一密封部分。所述衬底包含第一区及经设置以包围所述第一区的外周边的第二区。所述晶体管经设置于所述第一区中所述衬底上。所述绝缘层经设置于所述晶体管上方及所述第一区及所述第二区之上。所述第一密封部分经设置以划分所述绝缘层且在所述第二区中包围所述第一区的所述外周边。所述第一密封部分包含第一空隙。

公开(公告)号：CN117594097A

公开(公告)日：2024-02-23

申请号：CN202310049647.2

申请日：2023-01-18

申请人： 铠侠股份有限公司

发明人： 长谷川航 ,  今野拓也 ,  伊藤祥代 ,  古林贤

IPC分类号： G11C16/08 ,  H10B41/35 ,  H10B43/35

摘要： 实施方式提供一种良率得到提高的存储器装置。实施方式的存储器装置具备：第1积层体，包含沿第1方向排列且相互分开地设置的多个第1绝缘体层；第2积层体及第3积层体，分别包含多个导电体层，且相互分开地设置，所述多个导电体层与多个第1绝缘体层分别在同一层且相互分开地设置；存储器柱，在第3积层体内沿第1方向延伸，与多个导电体层的每一个交叉的部分作为存储单元发挥功能；第1部件，在第1与第2积层体之间和第1及第2积层体相接，且沿与第1方向交叉的第2方向延伸；及第2部件，在第2与第3积层体之间和第2及第3积层体相接，沿第2方向延伸，且与第1部件排列在和第1方向及第2方向交叉的第3方向上。

公开(公告)号：CN115440736A

公开(公告)日：2022-12-06

申请号：CN202210172044.7

申请日：2022-02-24

申请人： 铠侠股份有限公司

发明人： 古林贤 ,  伊藤祥代 ,  今野拓也

IPC分类号： H01L27/11521 ,  H01L27/11568 ,  H01L27/11556 ,  H01L27/11582

摘要： 本发明的1个实施方式提供一种能提高积层体强度的半导体存储装置。本发明的实施方式的半导体存储装置具备：积层体，将多个导电层与多个绝缘层逐层地交替积层；及多个第1柱，于积层体内在多个导电层与多个绝缘层的积层方向延伸，在与多个导电层的至少一部分的交叉部分别形成存储器单元。积层体包含：阶梯部，在从多个第1柱朝与积层方向交叉的第1方向离开的位置，将多个导电层加工为阶梯状。多个绝缘层的至少最下层的绝缘层具有：弯曲部，靠近阶梯部内沿多个导电层的第1方向的端部，于绝缘层的厚度方向弯曲。