-
公开(公告)号：CN115461866A
公开(公告)日：2022-12-09
申请号：CN202180031656.8
申请日：2021-04-19
申请人： 美光科技公司
IPC分类号： H01L27/11568 , H01L27/11582 , H01L27/11565 , H01L29/792 , H01L29/66
摘要： 本发明公开一种电子结构，所述电子结构包括在所述电子结构的单元区域中包括交替的介电材料及导电材料的堆叠。柱状高介电常数介电材料毗邻于所述堆叠且在所述电子结构的柱状区域中。电荷阻挡材料、氮化物材料、隧道介电材料及沟道材料毗邻于所述电子结构的所述柱状区域中的所述柱状高介电常数介电材料。单元高介电常数介电材料围绕所述电子结构的所述单元区域中的所述导电材料。所述单元高介电常数介电材料邻接所述柱状高介电常数介电材料的一部分。本发明公开额外电子结构，以及相关的电子装置、系统及形成电子装置的方法。
-
公开(公告)号：CN115458530A
公开(公告)日：2022-12-09
申请号：CN202211320054.7
申请日：2022-10-26
申请人： 上海华虹宏力半导体制造有限公司
IPC分类号： H01L27/11521 , H01L27/11568 , H01L21/324
摘要： 本发明提供了一种闪存器件及其制备方法，应用于半导体技术领域。在本发明提供的闪存器件的制备方法中，其通过在形成位于字线侧壁上的栅极侧墙的工艺步骤之后，添加一热处理工艺，以靠近所述栅极侧墙的字线顶面的部分厚度的导电材料转换成绝缘材料，从而避免后续形成在该字线顶面其他部位的金属硅化物层与分栅快闪存储器的金属插塞之间发生短路，引起分栅快闪存储器失效的问题。
-
公开(公告)号：CN115440736A
公开(公告)日：2022-12-06
申请号：CN202210172044.7
申请日：2022-02-24
申请人： 铠侠股份有限公司
IPC分类号： H01L27/11521 , H01L27/11568 , H01L27/11556 , H01L27/11582
摘要： 本发明的1个实施方式提供一种能提高积层体强度的半导体存储装置。本发明的实施方式的半导体存储装置具备：积层体，将多个导电层与多个绝缘层逐层地交替积层；及多个第1柱，于积层体内在多个导电层与多个绝缘层的积层方向延伸，在与多个导电层的至少一部分的交叉部分别形成存储器单元。积层体包含：阶梯部，在从多个第1柱朝与积层方向交叉的第1方向离开的位置，将多个导电层加工为阶梯状。多个绝缘层的至少最下层的绝缘层具有：弯曲部，靠近阶梯部内沿多个导电层的第1方向的端部，于绝缘层的厚度方向弯曲。
-
公开(公告)号：CN115380379A
公开(公告)日：2022-11-22
申请号：CN202180028127.2
申请日：2021-04-09
申请人： 应用材料公司
发明人： 越泽武仁 , 戚波 , 阿卜希吉特·巴苏·马尔利克 , 王慧圓 , 苏米特·辛格·罗伊
IPC分类号： H01L27/11568 , H01L27/11582 , H01L21/02
摘要： 本发明提供了存储器器件及制造存储器器件的方法。描述了一种等离子体增强化学气相沉积(PECVD)方法以形成具有超过50层的存储器单元膜堆叠，作为3D‑NAND单元的替代物。存储器堆叠包括第一材料层及第二材料层的交替层。
-
公开(公告)号：CN108493101B
公开(公告)日：2022-11-18
申请号：CN201810153840.X
申请日：2014-09-08
申请人： 经度快闪存储解决方案有限责任公司
发明人： 克里希纳斯瓦米·库马尔
IPC分类号： H01L21/265 , H01L21/28 , H01L27/092 , H01L27/11568 , H01L27/1157 , H01L27/11573 , H01L29/49 , H01L29/51 , H01L21/336 , H01L29/792
摘要： 本申请涉及存储器晶体管到高K、金属栅极CMOS工艺流程中的集成。描述了包括基于嵌入式SONOS的非易失性存储器(NVM)和MOS晶体管的存储器单元以及形成存储器单元的方法。一般地，所述方法包括：在包括NVM区和多个MOS区的基底的所述NVM区中形成NVM晶体管的栅极堆叠；以及在所述NVM晶体管的所述栅极堆叠和所述多个MOS区的上面沉积高k电介质材料以同时形成包括在所述NVM晶体管的所述栅极堆叠中的所述高k电介质材料和在所述多个MOS区中的高k栅极电介质的阻挡电介质。在一个实施例中，第一金属层被沉积在高k电介质材料的上面以及被图案化以同时形成在所述NVM晶体管的所述栅极堆叠上面的金属栅极和在MOS区中的一个中的场效应晶体管的金属栅极。
-
公开(公告)号：CN115224108A
公开(公告)日：2022-10-21
申请号：CN202210790423.2
申请日：2019-10-12
申请人： 长江存储科技有限责任公司
IPC分类号： H01L29/06 , H01L27/11521 , H01L27/11551 , H01L27/11568 , H01L27/11578
摘要： 本发明提供一种三维存储器结构，该三维存储器结构包括半导体衬底，位于半导体衬底上的堆叠结构，堆叠结构包括交替设置的栅极层及绝缘介质层；沿垂直于半导体衬底的方向穿过堆叠结构的沟道孔及阵列共源极结构，沟道孔与阵列共源极结构之间具有间距；位于半导体衬底内的源极区域；阵列共源极结构包括内芯和包围内芯的外层，内芯包括多晶硅填充层；外层包括金属层，外层与源极区域电连接。本发明的阵列共源极结构包括外层和内芯的结构，可以通过内芯的填充实现器件整体应力、电阻、漏电等情况的改善，提高器件速度，优化器件性能。
-
公开(公告)号：CN115207095A
公开(公告)日：2022-10-18
申请号：CN202111073351.1
申请日：2021-09-14
申请人： 爱思开海力士有限公司
IPC分类号： H01L29/10 , H01L27/11568 , H01L27/11582
摘要： 本申请涉及半导体存储器装置及其制造方法。一种半导体存储器装置包括栅极层叠结构和多个沟道结构。栅极层叠结构包括交替层叠的绝缘夹层和栅极导电层。多个沟道结构形成在栅极层叠结构中。多个沟道结构包括含氟层、第一阻挡层和电荷捕获层。含氟层形成在用于形成多个沟道结构的沟道孔的表面上。第一阻挡层沿着沟道孔的表面形成在含氟层上。电荷捕获层沿着沟道孔的表面形成在第一阻挡层上。
-
公开(公告)号：CN108666322B
公开(公告)日：2022-10-14
申请号：CN201710275226.6
申请日：2017-04-25
申请人： 联华电子股份有限公司
IPC分类号： H01L27/11568
摘要： 本发明公开一种半导体存储元件，包含一存储列，多个存储单元，一第一P型阱区，一第二P型阱区，以及一N型阱区，该N型阱区位于该第一P型阱区以及该第二P型阱区之间。该半导体存储元件定义有多个第一区域以及多个第二区域，每一个第一区域以及每一个第二区域内都包含有一个该存储单元，各该第二区域内还包含有至少两个第一电压提供接触件，以及至少一第二电压提供接触件，其中该第一电压提供接触件以及该第二电压提供接触件并不位于各该第一区域内。
-
公开(公告)号：CN112352315B
公开(公告)日：2022-10-11
申请号：CN202080001492.X
申请日：2020-07-07
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11582 , H01L27/11568
摘要： 公开了3D存储器件及其形成方法的实施例。在示例中，3D存储器件包括：衬底；在衬底上方包括交错的导电层和电介质层的存储堆叠层；均垂直地延伸穿过存储堆叠层的多个沟道结构；在多个沟道结构上方并与之接触的半导体层；在存储堆叠层上方并与半导体层接触的多个源极触点；穿过半导体层的多个触点；以及在平面视图中包括源极线网格的在半导体层上方的背面互连层。多个源极触点分布在源极线网格下方并与之接触。多个触点中的第一组分布在源极线网格下方并与之接触。
-
公开(公告)号：CN111199979B
公开(公告)日：2022-10-04
申请号：CN202010023760.X
申请日：2020-01-09
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11568 , H01L27/11582 , H01L21/28
摘要： 本发明实施例公开了一种三维存储器的制备方法，包括：提供基底结构，所述基底结构包括半导体衬底、形成在所述半导体衬底上的第一叠层结构、以及形成在所述第一叠层结构上的第二叠层结构；其中，所述第一叠层结构中具有第一沟道通孔，所述第一沟道通孔内形成有半导体填充层；所述第二叠层结构中具有第二沟道通孔，所述第二沟道通孔暴露所述第一沟道通孔内的所述半导体填充层；所述半导体衬底的边缘处裸露；在所述半导体衬底的边缘处形成刻蚀阻挡层；刻蚀以去除所述第一沟道通孔内的所述半导体填充层。
-
-
-
-
-
-
-
-
-
搜索结果
1341 条记录 (耗时 0.233 秒)