半导体装置的制造方法
    1.
    发明公开

    公开(公告)号:CN115799082A

    公开(公告)日:2023-03-14

    申请号:CN202210172023.5

    申请日:2022-02-24

    IPC分类号: H01L21/56 H01L21/50

    摘要: 实施方式的半导体装置的制造方法具有如下工序:将第1半导体元件载置在衬底上;及将板状部件与第1粘着层积层而成的部件收容在筒夹中,且将已加热的第1粘着层压合在载置有第1半导体元件的衬底上。筒夹在收容板状部件与第1粘着层积层而成的部件的面具有杨氏模量较高的部件与杨氏模量较低的部件。

    半导体装置及其制造方法

    公开(公告)号:CN110634880B

    公开(公告)日:2024-09-24

    申请号:CN201910093770.8

    申请日:2019-01-30

    IPC分类号: H10B43/35

    摘要: 实施方式提供一种半导体装置及其制造方法。半导体装置具备:布线衬底;第一半导体衬底设置在布线衬底的上方,且在表面形成着第一半导体电路的存储器衬底;第二半导体衬底设置在第一半导体衬底与布线衬底之间,比第一半导体衬底厚,且在表面形成着第二半导体电路的存储器衬底;凸块设置在第一半导体衬底与第二半导体衬底之间,将第一半导体衬底与第二半导体衬底电连接;第一粘接性树脂设置在第一半导体衬底与第二半导体衬底之间,粘接第一半导体衬底与第二半导体衬底;密封树脂形成在第一半导体衬底与第二半导体衬底之间、第二半导体衬底与布线衬底之间及第一半导体衬底与第二半导体衬底的周围,将第一半导体衬底与第二半导体衬底密封。

    半导体装置
    3.
    发明授权

    公开(公告)号:CN109524367B

    公开(公告)日:2023-09-08

    申请号:CN201810053617.8

    申请日:2018-01-19

    摘要: 本发明提供一种能够抑制误动作及可靠性的降低的半导体装置。实施方式的半导体装置具备:第1存储芯片,具有第1正面及第1背面,在第1正面侧设置着第1存储电路;第2存储芯片,具有第2正面及与第1正面相向的第2背面,在第2正面侧设置着第2存储电路,与第1存储芯片电连接;以及逻辑芯片,在与第2存储芯片之间设置着第1存储芯片,具有第3正面及第3背面,在第3正面侧设置着逻辑电路,与第1存储芯片电连接。

    半导体装置
    4.
    发明授权

    公开(公告)号:CN109509725B

    公开(公告)日:2022-10-14

    申请号:CN201810052485.7

    申请日:2018-01-19

    IPC分类号: H01L23/31 H01L21/768

    摘要: 本发明提供一种能够稳定地形成TSV的半导体装置。实施方式的半导体装置具备:器件区域,被树脂膜覆盖;和切割区域,围绕器件区域而设置,具有第1光刻用标记和第2光刻用标记,在第1光刻用标记与第2光刻用标记之间设置有树脂膜。

    电子设备
    5.
    发明授权

    公开(公告)号:CN110911380B

    公开(公告)日:2023-10-31

    申请号:CN201910170127.0

    申请日:2019-03-07

    发明人: 青木秀夫

    IPC分类号: H01L23/498 H10B80/00

    摘要: 一种电子设备包含第一封装和第二封装。所述第一封装包含:所述第一封装的相对第一表面与第二表面之间的第一半导体芯片;所述第一半导体芯片上的面朝垂直于所述第一表面和所述第二表面的第一方向的多个端子,所述端子包含第一输入/输出端子和第二输入/输出端子;以及在所述第一方向上处于所述第一半导体芯片正下方的位置处电连接到所述多个第一输入/输出端子的多个凸块。所述第二封装包含:设置于所述第一封装的所述第二表面上的第二半导体芯片;将所述第二半导体芯片电连接到被电连接到所述第二输入/输出端子的导体的导线;以及覆盖所述第一封装的所述第二表面、所述第二半导体芯片和所述导线的涂层树脂。

    半导体装置
    6.
    发明授权

    公开(公告)号:CN109524389B

    公开(公告)日:2023-05-09

    申请号:CN201810052484.2

    申请日:2018-01-19

    IPC分类号: H10B80/00 H01L23/495

    摘要: 实施方式提供一种能够小型化的半导体装置。实施方式的半导体装置具备:衬底;金属板,具有第1方向的第1宽度及与第1方向正交的第2方向的第2宽度;第1半导体芯片,设置在金属板与衬底之间,且具有第1方向的第3宽度与第2方向的第4宽度;以及第2半导体芯片,设置在第1半导体芯片与衬底之间;且第1宽度小于第3宽度,第2宽度小于第4宽度。

    半导体装置
    7.
    发明授权

    公开(公告)号:CN111725199B

    公开(公告)日:2023-06-23

    申请号:CN201910785983.7

    申请日:2019-08-23

    摘要: 根据本发明的一实施方式,实施方式的半导体装置(100)具有:配线基板(1);控制器芯片(2),设置在配线基板(1)上,由第1树脂组合物(3)密封;非易失性存储器芯片(4),设置在第1树脂组合物(3)上,由第2树脂组合物(5)密封;第2接合线(9),将控制器芯片(2)的电源配线用垫(10)与配线基板(1)连接,由第1树脂组合物(3)密封;及第1接合线(6),将控制器芯片(2)的信号配线用垫(7)与配线基板(1)连接,由第1树脂组合物(3)密封,且Pd含有率比第2接合线(9)高。

    半导体装置及其制造方法
    8.
    发明公开

    公开(公告)号:CN115939079A

    公开(公告)日:2023-04-07

    申请号:CN202210160369.3

    申请日:2022-02-22

    IPC分类号: H01L23/498 H01L21/60

    摘要: 本实施方式的半导体装置包括基板和半导体芯片。基板具有第一面和设置在第一面上的多个导电连接部。半导体芯片具有与第一面相对的第二面、和设置在第二面上并分别与多个导电连接部电连接的多个连接凸块。配置于配置半导体芯片的第一面上的芯片区域中的芯片外周区域的导电连接部具有与配置在芯片区域中的芯片中心区域的导电连接部不同的厚度。

    半导体装置及衬底
    9.
    发明公开

    公开(公告)号:CN114843228A

    公开(公告)日:2022-08-02

    申请号:CN202110747379.2

    申请日:2021-07-02

    摘要: 本实施方式的半导体装置具备衬底与半导体芯片。半导体芯片设置在衬底上。衬底具有布线层与绝缘层。布线层具有与半导体芯片电连接的布线。绝缘层以与布线层相接的方式设置,具有含有树脂的玻璃织布。玻璃织布沿与玻璃织布平行的2个以上的方向设置,包含织入的多个玻璃纤维。玻璃纤维的材质、根数及粗细中的至少一个根据与玻璃织布平行的方向而异。