公开(公告)号：CN107329810A

公开(公告)日：2017-11-07

申请号：CN201610273703.0

申请日：2016-04-28

Applicant: 飞思卡尔半导体公司

Inventor： 贾亮 ,  陈志军 ,  眭志凌

IPC: G06F9/48 ,  G06F9/50

CPC classification number: G06F13/26 ,  G06F13/4221 ,  G06F9/4881 ,  G06F9/4818 ,  G06F9/5011 ,  G06F2209/486 ,  G06F2209/5021

Abstract: 本公开涉及用于多核处理器的信号机。多核处理器使用对不同核心维持单独访问请求队列的信号机管理其核心之间对访问共享资源的竞争并且使用可选择的调度算法准许待定请求，一次准许一个。信号机通过使用不是系统总线一部分的专用核心线路向其发送中断信号以用信号通知请求被准许的核心。随后将所准许的请求移出队列，并且核心响应于接收中断信号访问共享资源。使用用于将中断信号从信号机传输至核心的专用核心线路减轻在系统总线上重复轮询信号机的需要。使用调度算法有利地防止竞争核心之间的潜在竞争状况。