自适应时钟产生器、系统和方法

    公开(公告)号:CN102714492B

    公开(公告)日:2016-01-13

    申请号:CN201080061271.8

    申请日:2010-12-14

    IPC分类号: H03K3/03 H03K5/00

    摘要: 本发明揭示可用以产生用于功能电路的时钟信号以避免或减小性能裕度的自适应时钟产生器、系统和相关方法。在某些实施例中,时钟产生器根据在延迟电路中所提供的与在所述功能电路中的选定延迟路径相关的延迟路径而自主地且自适应地产生时钟信号。所述时钟产生器包括延迟电路,所述延迟电路适于接收输入信号并将所述输入信号延迟与功能电路的延迟路径相关的量以产生输出信号。反馈电路耦合到所述延迟电路并响应于所述输出信号,其中所述反馈电路适于在振荡回路配置中将所述输入信号产生回到所述延迟电路。所述输入信号可用以将时钟信号提供到所述功能电路。

    用于动态电压电平移位的电路、系统和方法

    公开(公告)号:CN102884725B

    公开(公告)日:2016-08-03

    申请号:CN201180022205.4

    申请日:2011-04-05

    IPC分类号: H03K3/356 G11C11/419

    CPC分类号: H03K3/356182 H03K3/356113

    摘要: 本发明揭示一种动态电压电平移位电路、系统和方法。一种电平移位电路包括用于接受待移位的第一离散电压电平的输入、耦合到所述输入且耦合到第二离散电压电平的电平移位部分、具有启用输入且耦合到所述电平移位部分的启用部分,以及输出。所述电平移位电路经配置以将所述第一离散电压电平下的数据输入转变为第二离散电压电平。所述启用部分经配置以基于所述启用输入选择性地将所述第二离散电压电平提供到所述输出或将所述电平移位部分的至少一部分与所述输出解除耦合。

    用于动态电压电平移位的电路、系统和方法

    公开(公告)号:CN102884725A

    公开(公告)日:2013-01-16

    申请号:CN201180022205.4

    申请日:2011-04-05

    IPC分类号: H03K3/356 G11C11/419

    CPC分类号: H03K3/356182 H03K3/356113

    摘要: 本发明揭示一种动态电压电平移位电路、系统和方法。一种电平移位电路包括用于接受待移位的第一离散电压电平的输入、耦合到所述输入且耦合到第二离散电压电平的电平移位部分、具有启用输入且耦合到所述电平移位部分的启用部分,以及输出。所述电平移位电路经配置以将所述第一离散电压电平下的数据输入转变为第二离散电压电平。所述启用部分经配置以基于所述启用输入选择性地将所述第二离散电压电平提供到所述输出或将所述电平移位部分的至少一部分与所述输出解除耦合。

    采用脉冲产生电路的动态电压电平移位器以及相关系统和方法

    公开(公告)号:CN107852150A

    公开(公告)日:2018-03-27

    申请号:CN201680043635.7

    申请日:2016-08-09

    IPC分类号: H03K3/356 H03K19/096

    摘要: 揭示了采用脉冲产生电路的动态电压电平移位器。一方面,动态电压电平移位器包含动态电压电平移位电路。所述动态电压电平移位电路(100)包含预充电电路(106),所述预充电电路(106)被配置成响应于具有预充电电压的时钟信号(110)向动态节点(108)提供第一电压域的供电电压。评估电路(112)被配置成在所述时钟信号(110)具有评估电压时响应于具有有功电压的输入信号(114)向所述动态节点提供接地电压。保持器电路(116)被配置成响应于脉冲信号(118)向所述动态节点(108)提供减小的驱动强度。所述脉冲信号是由脉冲产生电路(102)产生的,其中所述脉冲信号的脉冲宽度与第一和第二电压域的供电电压的差值相关。

    逻辑状态捕捉电路
    8.
    发明公开

    公开(公告)号:CN101689851A

    公开(公告)日:2010-03-31

    申请号:CN200880021803.8

    申请日:2008-06-26

    IPC分类号: H03K5/1534 G01R29/027

    CPC分类号: H03K5/1534 H03K19/19

    摘要: 本发明描述若干逻辑状态捕捉电路(200),其使用逻辑电路(204),所述逻辑电路(204)具有第一输入(210)、第二输入(232)及输出。所述逻辑电路(204)经配置以响应于耦合到所述第一输入(210)的数据值的状态改变,从而致使在所述输出(212)上产生所述数据值的代表值。所述第二输入(232)接收所述数据值的经锁存版本,以在所述数据值已返回到其原始状态之后,将所述代表值保持于所述输出上。锁存元件(206)经配置以通过锁存所述数据值而响应于所述数据值的所述状态改变,且将所述数据值的所述经锁存版本耦合到所述第二输入(232)。复位元件(208)经配置以通过复位所述锁存元件(206)而响应于时钟输入(230)的状态改变。