-
公开(公告)号：CN101174825B
公开(公告)日：2013-07-17
申请号：CN200710181785.7
申请日：2007-10-29
申请人： 英飞凌科技股份公司
发明人： E·塞勒
IPC分类号： H03K5/14 , H03K17/687 , H03K3/03 , H03L7/08 , H03L7/099
CPC分类号： H03K5/133 , H03F3/45237 , H03F3/45475 , H03F2203/45138 , H03F2203/45236 , H03F2203/45318 , H03F2203/45352 , H03F2203/45366 , H03F2203/45652 , H03K3/0315 , H03K3/356113 , H03K2005/00071 , H03K2005/00208 , H03K2005/00215 , H03K2005/00228 , H03K2005/0028 , H03L7/0995
摘要： 本发明公开了一种延迟级、环形振荡器、PLL电路和方法。一种用于半导体器件的延迟级包括至少一个延迟分支和至少一个可控开关装置，所述至少一个可控开关装置将预定义数量的所述至少一个延迟分支连接到电源电压。
-
公开(公告)号：CN102714492B
公开(公告)日：2016-01-13
申请号：CN201080061271.8
申请日：2010-12-14
申请人： 高通股份有限公司
发明人： 马尼什·加尔吉 , 柴家明 , 杰弗里·托德·布里奇斯
CPC分类号： H03K3/0315 , H03K2005/00058 , H03K2005/00215
摘要： 本发明揭示可用以产生用于功能电路的时钟信号以避免或减小性能裕度的自适应时钟产生器、系统和相关方法。在某些实施例中，时钟产生器根据在延迟电路中所提供的与在所述功能电路中的选定延迟路径相关的延迟路径而自主地且自适应地产生时钟信号。所述时钟产生器包括延迟电路，所述延迟电路适于接收输入信号并将所述输入信号延迟与功能电路的延迟路径相关的量以产生输出信号。反馈电路耦合到所述延迟电路并响应于所述输出信号，其中所述反馈电路适于在振荡回路配置中将所述输入信号产生回到所述延迟电路。所述输入信号可用以将时钟信号提供到所述功能电路。
-
公开(公告)号：CN105811929A
公开(公告)日：2016-07-27
申请号：CN201610133312.9
申请日：2016-03-09
申请人： 中国人民解放军国防科学技术大学
IPC分类号： H03K5/00
CPC分类号： H03K5/00 , H03K2005/00215
摘要： 本发明公开了一种低面积开销的抗单粒子瞬态延迟单元，目的是不增加晶体管数目、不增加晶体管沟道长度的情况下，实现原延迟单元大延时要求的目标。技术方案是在构建延迟单元的反相器链每一级反相器的输入端，分别加上一个环漏栅结构的负载电容，以增加延迟单元的延迟。本发明一种低面积开销的抗单粒子瞬态的延迟单元，包含输入端口A，输出端口Y，N级反相器组成的反相器链和N个环漏栅的负载电容。从输入端口到输出端口的延迟由N级结构完全相同的反相器组成的反相器链和N个结构完全相同的环漏栅负载电容决定。本发明本发明相比于现有延迟单元，可以在实现大的单元延时的前提下，增强延迟单元的抗SET能力，同时有效控制单元的面积开销。
-
公开(公告)号：CN101174825A
公开(公告)日：2008-05-07
申请号：CN200710181785.7
申请日：2007-10-29
申请人： 英飞凌科技股份公司
发明人： E·塞勒
IPC分类号： H03K5/14 , H03K17/687 , H03K3/03 , H03L7/08 , H03L7/099
CPC分类号： H03K5/133 , H03F3/45237 , H03F3/45475 , H03F2203/45138 , H03F2203/45236 , H03F2203/45318 , H03F2203/45352 , H03F2203/45366 , H03F2203/45652 , H03K3/0315 , H03K3/356113 , H03K2005/00071 , H03K2005/00208 , H03K2005/00215 , H03K2005/00228 , H03K2005/0028 , H03L7/0995
摘要： 本发明公开了一种延迟级、环形振荡器、PLL电路和方法。一种用于半导体器件的延迟级包括至少一个延迟分支和至少一个可控开关装置，所述至少一个可控开关装置将预定义数量的所述至少一个延迟分支连接到电源电压。
-
公开(公告)号：CN105515556A
公开(公告)日：2016-04-20
申请号：CN201510665041.7
申请日：2015-10-14
申请人： 三星电子株式会社
IPC分类号： H03K17/28
CPC分类号： H03K5/12 , H03K5/13 , H03K17/687 , H03K2005/00215
摘要： 提供了双向延迟电路及包括该双向延迟电路的集成电路。所述双向延迟电路包括输入驱动电路和延迟开关电路。输入驱动电路连接在输入节点与中间节点之间，输入驱动电路放大通过输入节点接收到的输入信号以产生通过中间节点的中间信号。延迟开关电路连接在中间节点与延迟节点之间，延迟开关电路响应于栅极信号来使中间信号的上升沿和下降沿延迟以产生通过延迟节点的延迟信号。栅极信号可以响应于输入信号而转变。使用响应于输入信号而转变的栅极信号，输入信号的上升沿和下降沿均被延迟，从而用较小的电路面积来实现较大的延迟量。
-
公开(公告)号：CN103051315A
公开(公告)日：2013-04-17
申请号：CN201210394735.8
申请日：2012-10-17
申请人： 株式会社日本显示器东
IPC分类号： H03K17/687 , G09G3/34
CPC分类号： H03K5/153 , G09G3/2092 , G09G3/3433 , G09G2310/02 , G09G2310/0264 , G09G2310/0289 , G09G2310/0294 , G09G2310/08 , G09G2320/045 , H03K3/356113 , H03K2005/00078 , H03K2005/00215
摘要： 本发明提供一种能够抑制漏极雪崩效应，提高可靠性的闩锁电路。该闩锁电路具备：输入晶体管，其在栅极被输入扫描电压时，输入与“0”或“1”的数据对应的电压；保持电容，其一端与所述输入晶体管的第二电极连接，并且另一端被输入电容控制信号，对由所述输入晶体管输入的电压进行保持；第一导电型的第一晶体管，其栅极与所述输入晶体管的第二电极连接，第二电极与第一输出端子连接，并且向第一电极输入第一闩锁控制信号；和第二导电型的第二晶体管，其栅极与所述第一晶体管的第二电极连接，第二电极与第二输出端子连接，并且向第一电极输入第二闩锁控制信号。
-
公开(公告)号：CN102983862A
公开(公告)日：2013-03-20
申请号：CN201210521743.4
申请日：2007-10-29
申请人： 英飞凌科技股份公司
发明人： E.塞勒
CPC分类号： H03K5/133 , H03F3/45237 , H03F3/45475 , H03F2203/45138 , H03F2203/45236 , H03F2203/45318 , H03F2203/45352 , H03F2203/45366 , H03F2203/45652 , H03K3/0315 , H03K3/356113 , H03K2005/00071 , H03K2005/00208 , H03K2005/00215 , H03K2005/00228 , H03K2005/0028 , H03L7/0995
摘要： 本发明公开了延迟级、环形振荡器、PLL电路和方法。一种用于半导体器件的延迟级包括至少一个延迟分支和至少一个可控开关装置，所述至少一个可控开关装置将预定义数量的所述至少一个延迟分支连接到电源电压。
-
公开(公告)号：CN102714492A
公开(公告)日：2012-10-03
申请号：CN201080061271.8
申请日：2010-12-14
申请人： 高通股份有限公司
发明人： 马尼什·加尔吉 , 柴家明 , 杰弗里·托德·布里奇斯
CPC分类号： H03K3/0315 , H03K2005/00058 , H03K2005/00215
摘要： 本发明揭示可用以产生用于功能电路的时钟信号以避免或减小性能裕度的自适应时钟产生器、系统和相关方法。在某些实施例中，时钟产生器根据在延迟电路中所提供的与在所述功能电路中的选定延迟路径相关的延迟路径而自主地且自适应地产生时钟信号。所述时钟产生器包括延迟电路，所述延迟电路适于接收输入信号并将所述输入信号延迟与功能电路的延迟路径相关的量以产生输出信号。反馈电路耦合到所述延迟电路并响应于所述输出信号，其中所述反馈电路适于在振荡回路配置中将所述输入信号产生回到所述延迟电路。所述输入信号可用以将时钟信号提供到所述功能电路。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.011 秒)