公开(公告)号：CN105518640B

公开(公告)日：2018-11-27

申请号：CN201480049706.5

申请日：2014-09-08

申请人： 高通股份有限公司

发明人： A·沙查姆 ,  T·亚哈罗姆 ,  A·扎克斯-施特劳斯

IPC分类号： G06F13/42

摘要： 提供了在嵌入式存储器中提供命令排队。特别地，本文中所公开的诸方面涉及一种过程，通过该过程，队列的状态可以从设备传达给主机。本公开的诸方面使用嵌入式多媒体卡(eMMC)标准的命令结构，从而主机可以确定该设备中的该队列的状态迫近进行中的数据转移的已知结尾。以此方式，主机就能够在当前数据转移仍然在进行之时选择要在当前数据转移完成之后要着手开始的任务。

公开(公告)号：CN105518640A

公开(公告)日：2016-04-20

申请号：CN201480049706.5

申请日：2014-09-08

申请人： 高通股份有限公司

发明人： A·沙查姆 ,  T·亚哈罗姆 ,  A·扎克斯-施特劳斯

IPC分类号： G06F13/42

CPC分类号： G06F3/0659 ,  G06F3/061 ,  G06F3/0679 ,  G06F13/4243 ,  G06F2003/0697 ,  G06F2206/1014

摘要： 提供了在嵌入式存储器中提供命令排队。特别地，本文中所公开的诸方面涉及一种过程，通过该过程，队列的状态可以从设备传达给主机。本公开的诸方面使用嵌入式多媒体卡(eMMC)标准的命令结构，从而主机可以确定该设备中的该队列的状态迫近进行中的数据转移的已知结尾。以此方式，主机就能够在当前数据转移仍然在进行之时选择要在当前数据转移完成之后要着手开始的任务。

公开(公告)号：CN105190561B

公开(公告)日：2018-04-20

申请号：CN201480013506.4

申请日：2014-03-07

申请人： 高通股份有限公司

发明人： A·沙查姆 ,  A·吉尔 ,  E·特斯东 ,  Y·李 ,  A·杜兹尼

IPC分类号： G06F9/52 ,  G06F9/46 ,  G06F9/54 ,  G06F1/32 ,  G06F11/07

CPC分类号： G11C7/1075 ,  G06F1/3225 ,  G06F1/3275 ,  G06F1/3296 ,  G06F9/462 ,  G06F9/463 ,  G06F9/52 ,  G06F9/544 ,  G06F11/0757 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/172

摘要： 本发明描述了使用多端口共享非易失性存储器的有效技术，其减小了例如调制解调器控制处理器的专用功能特定处理器的存储器存取的延时。调制解调器处理器抢先于正从多端口共享非易失性存储器闪存装置中存取数据的主机处理器，从而允许所述调制解调器处理器迅速存取所述闪存装置中的数据。抢先过程使用由寻求存取的处理器发起的门铃中断，并且中断正被抢先的处理器。在抢先之后，主机处理器可再继续或重新开始所述数据存取。所述处理器的存取控制利用硬件信号量原子控制机制。共享非易失性存储器模块的电力控制包含至少一个不活动定时器，以指示到所述共享非易失性存储器模块的供电电压何时可以安全减小或关闭。电源可以由共享所述存储器的所述处理器中的任一者重新启动，从而允许快速存取所述数据。

公开(公告)号：CN105190561A

公开(公告)日：2015-12-23

申请号：CN201480013506.4

申请日：2014-03-07

申请人： 高通股份有限公司

发明人： A·沙查姆 ,  A·吉尔 ,  E·特斯东 ,  Y·李 ,  A·杜兹尼

IPC分类号： G06F9/52 ,  G06F9/46 ,  G06F9/54 ,  G06F1/32 ,  G06F11/07

CPC分类号： G11C7/1075 ,  G06F1/3225 ,  G06F1/3275 ,  G06F1/3296 ,  G06F9/462 ,  G06F9/463 ,  G06F9/52 ,  G06F9/544 ,  G06F11/0757 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/172

摘要： 本发明描述了使用多端口共享非易失性存储器的有效技术，其减小了例如调制解调器控制处理器的专用功能特定处理器的存储器存取的延时。调制解调器处理器抢先于正从多端口共享非易失性存储器闪存装置中存取数据的主机处理器，从而允许所述调制解调器处理器迅速存取所述闪存装置中的数据。抢先过程使用由寻求存取的处理器发起的门铃中断，并且中断正被抢先的处理器。在抢先之后，主机处理器可再继续或重新开始所述数据存取。所述处理器的存取控制利用硬件信号量原子控制机制。共享非易失性存储器模块的电力控制包含至少一个不活动定时器，以指示到所述共享非易失性存储器模块的供电电压何时可以安全减小或关闭。电源可以由共享所述存储器的所述处理器中的任一者重新启动，从而允许快速存取所述数据。

公开(公告)号：CN107430667A

公开(公告)日：2017-12-01

申请号：CN201680017360.X

申请日：2016-03-24

申请人： 高通股份有限公司

发明人： R·凯达尔 ,  O·科云朱 ,  A·沙查姆

IPC分类号： G06F21/60

摘要： 公开一种用于并行地对文件段进行解密的方法和设备。在一个实施例中，一种集成电路可与计算装置的存储装置一起使用，所述集成电路包括：硬件接口，其用以与所述存储装置通信；密码引擎，其用以对待存储在所述存储装置上的文件段进行加密且对从所述存储装置读取的文件段进行解密；以及处理器。所述处理器可经配置以：通过所述密码引擎从所述存储装置并行地读取多个经解密文件段；且存储所述多个经解密文件段。