-
公开(公告)号：CN109479262B
公开(公告)日：2023-03-28
申请号：CN201780045941.9
申请日：2017-07-26
申请人： 高通股份有限公司
摘要： 本公开内容提出一种侧向链路(设备到设备，D2D)信号通信方案，该侧向链路信号通信方案基于在每个传输时间间隔(TTI)期间接收到的反馈，来提供侧向链路传输的快速自适应。用此方式，可以调整可能造成针对侧向链路传输所选择的调制和编码方案(MCS)变得不适当的任何干扰测量精度的不足或者干扰量的快速改变，以提高该传输的可靠性。
-
公开(公告)号：CN111052616A
公开(公告)日：2020-04-21
申请号：CN201880050595.8
申请日：2018-08-01
申请人： 高通股份有限公司
摘要： 无线设备(例如，基站或用户设备(UE))可以使用极化码对码字进行编码，以用于无线信道上的传输。该设备可以针对信息比特集合，基于比特索引可靠性序列来识别极化码的比特位置集合。比特索引可靠性序列可以是基于应用通用部分顺序、分析方法和仿真的有序组合的。比特索引可靠性序列可以是基于针对比特信道集合的应用一个或多个加权因子的二进制比特加权来确定的。在一些情况下，该设备可以将比特索引可靠性序列存储在查找表中，以用于编码、解码或两者。接收所发送的码字的设备可以类似地利用比特索引可靠性序列来对码字进行解码并且确定所发送的信息比特。
-
公开(公告)号：CN110710111A
公开(公告)日：2020-01-17
申请号：CN201880037175.6
申请日：2018-06-08
申请人： 高通股份有限公司
IPC分类号： H03M13/11
摘要： 本公开内容的某些方面提供了准循环低密度奇偶校验(QC-LDPC)码，其具有对应基本矩阵的相邻行的两两正交性，并提供了新解码器(例如分层解码器)，其利用两两行正交性进行灵活解码器调度而没有性能损失，例如通过在基本矩阵中逐行地顺序地进行解码，或通过对基本矩阵中的正交行进行成对同时解码。一种装置包括接收机，该接收机被配置为经由位于接收机附近的一个或多个天线元件通过无线信道根据无线电技术接收码字。该装置包括至少一个处理器，所述至少一个处理器与存储器耦合，并且包括被配置为基于QC-LDPC码对码字进行解码以产生信息比特集合的解码器电路。LDPC码被存储在存储器中，并且由具有多列的基本矩阵来定义，在多列中，在行的最后部分中所有相邻行是正交的。
-
-
公开(公告)号：CN110249538B
公开(公告)日：2023-07-14
申请号：CN201880010406.4
申请日：2018-02-13
申请人： 高通股份有限公司
IPC分类号： H03M13/11 , H03M13/00 , H04L1/1812 , H03M13/09
摘要： 本公开内容的各方面涉及利用可配置循环缓冲器的低密度奇偶校验(LDPC)编码以用于诸如IR‑HARQ传输的经速率匹配的传输。循环缓冲器可以基于所选择的母码率和固定的循环缓冲器长度来配置。例如，循环缓冲器的系统位和奇偶校验位区段的各自大小可以基于所选择的母码率而变化。
-
公开(公告)号：CN110249535B
公开(公告)日：2023-06-09
申请号：CN201780082291.5
申请日：2017-12-07
申请人： 高通股份有限公司
摘要： 描述了用于编码和解码的方法、系统和设备。为了对向量进行编码，编码器向被分成组的信道的信道实例分配向量的信息比特。组的大小可以变化并且信息比特的分配是基于给定长度的基本序列的。在解码期间，解码器可以通过将码字划分成多个组并且使用基本序列来向多个组的信道实例指派比特类型，来向信道实例指派不同的比特类型。
-
公开(公告)号：CN108028731B
公开(公告)日：2021-03-09
申请号：CN201680054688.9
申请日：2016-08-05
申请人： 高通股份有限公司
摘要： 本文描述了用于无线通信的方法、系统和设备。发射机可以接收站失败地解码通过第一信道发送的分组的反馈，并且该发射机可以确定重发该分组或者通过第一信道或通过第二信道发送奇偶校验比特以辅助解码所述解码失败的分组。第一信道可以处于未许可无线电频谱中，而第二信道可以处于已许可无线电频谱中并可以相比于第一信道具有较高的可靠度水平。该发射机可以确定第一信道降级水平，其可以是基于从该站接收的信噪比的，并且可以基于所述降级确定要发送的奇偶校验比特的量。该发射机可以确定每个信道的可靠度水平，其可以是基于信道质量指示符的。
-
公开(公告)号：CN110710111B
公开(公告)日：2020-11-17
申请号：CN201880037175.6
申请日：2018-06-08
申请人： 高通股份有限公司
IPC分类号： H03M13/11
摘要： 本公开内容的某些方面提供了准循环低密度奇偶校验(QC‑LDPC)码，其具有对应基本矩阵的相邻行的两两正交性，并提供了新解码器(例如分层解码器)，其利用两两行正交性进行灵活解码器调度而没有性能损失，例如通过在基本矩阵中逐行地顺序地进行解码，或通过对基本矩阵中的正交行进行成对同时解码。一种装置包括接收机，该接收机被配置为经由位于接收机附近的一个或多个天线元件通过无线信道根据无线电技术接收码字。该装置包括至少一个处理器，所述至少一个处理器与存储器耦合，并且包括被配置为基于QC‑LDPC码对码字进行解码以产生信息比特集合的解码器电路。LDPC码被存储在存储器中，并且由具有多列的基本矩阵来定义，在多列中，在行的最后部分中所有相邻行是正交的。
-
公开(公告)号：CN110351013A
公开(公告)日：2019-10-18
申请号：CN201910584940.2
申请日：2017-06-14
申请人： 高通股份有限公司
摘要： 概括地说，本公开内容的某些方面涉及用于对结构化的低密度奇偶校验(LDPC)码进行打孔的技术。概括地说，本公开内容的某些方面涉及针对高性能、灵活并且紧凑的LDPC码的方法和装置。某些方面可以使LDPC码设计能够支持大范围的速率、块长度和粒度，同时能够实现精细的增量冗余混合自动重传请求(IR-HARQ)扩展，同时保持良好的平层性能、高水平的并行性以实现较高整体性能，以及低描述复杂度。
-
公开(公告)号：CN109964411B
公开(公告)日：2024-02-06
申请号：CN201780067068.3
申请日：2017-11-03
申请人： 高通股份有限公司
摘要： 概括地讲，本公开内容的某些方面涉及用于对低密度奇偶校验(LDPC)码进行解码的方法和装置，以及更具体地讲，涉及用于对低密度奇偶校验(LDPC)码进行列表解码的有效的列表解码器。(56)对比文件P. Schlafer等“.A new LDPC decoderhardware implementation with improvederror rates”《.2015 IEEE Jordan Conferenceon Applied Electrical Engineering andComputing Technologies 》.2015,第1-6页.Stefan Scholl等“.Advanced IterativeChannel Coding Schemes: When Shannonmeets Moore”《.2016 9th InternationalSymposium on Turbo Codes & IterativeInformation Processing》.2016,第406-411页.
-
-
-
-
-
-
-
-
-
搜索结果
34 条记录 (耗时 0.034 秒)
