-
公开(公告)号：CN115799339A
公开(公告)日：2023-03-14
申请号：CN202211693735.8
申请日：2022-12-28
Applicant: 龙腾半导体股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/417 , H01L29/423
Abstract: 本发明公开了一种屏蔽栅沟槽MOSFET结构及其制造方法，所述屏蔽栅沟槽MOSFET结构包括沟槽内部的栅极多晶硅和源极多晶硅，栅极多晶硅与源极多晶硅被中间氧化层相隔离，源极多晶硅和沟槽侧壁之间的绝缘介质膜由氧化层、氮化硅和氧化层组成，源极多晶硅和沟槽底部之间的绝缘介质膜由氧化层组成；在漏极承受反向偏置时，源极多晶硅对漂移区进行横向耗尽，从沟槽的顶部到底部方向上，氮化硅夹层会使漂移区的电场分布更加均匀。本发明所述屏蔽栅沟槽MOSFET结构能提高器件的击穿电压，降低器件的比导通电阻，进一步提高屏蔽栅沟槽MOSFET的应用范围。
-
公开(公告)号：CN119767742A
公开(公告)日：2025-04-04
申请号：CN202411969915.3
申请日：2024-12-30
Applicant: 龙腾半导体股份有限公司
Abstract: 本发明公开了一种抑制短沟道效应的SGT MOSFET器件及其制备方法，该器件包括自下至上依次层叠的衬底、第一外延层、第二外延层、金属层；第二外延层的上表面设置有延伸至第一外延层中的第一凹槽，第二外延层的上表面在第一凹槽的两侧分别设置有第一离子注入区和第二离子注入区；第一离子注入区与第一外延层之间的第二外延层及第一离子注入区与第一凹槽之间的第二外延层形成第一离子隔离区，第二离子注入区与第一外延层之间的第二外延层及第二离子注入区与第一凹槽之间的第二外延层形成第二离子隔离区。本发明提供的SGT MOSFET器件中，N隔离层可以降低器件漂移区的掺杂浓度，改善电场分布，从而抑制短沟道效应，提高器件性能。
-
Patent Agency Ranking
公开(公告)号：CN115810546A
公开(公告)日：2023-03-17
申请号：CN202211693751.7
申请日：2022-12-28
Applicant: 龙腾半导体股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本发明公开了一种具有高k介质的屏蔽栅沟槽MOSFET的制造方法，包括步骤：在衬底上方生长外延层；形成由依次叠加的第一氧化层、氮化硅介质层和第二氧化层组成的硬掩模结构；通过光刻形成沟槽；在沟槽内部淀积形成侧壁氧化层；淀积并回刻形成源极多晶硅；湿法刻蚀侧壁氧化层至目标深度；淀积高k介质层填充沟槽并回刻至目标深度；淀积产生氧化层回填沟槽；去除氮化硅上方的氧化层，湿法刻蚀氧化层形成隔离氧化层；采用热氧化工艺形成栅极氧化层；形成栅极多晶硅。本发明可利用高k介质来增强源极多晶硅与漂移区的电荷耦合效果，使漂移区纵向电场分布更加均匀，进一步提高器件的击穿电压以及实现更优的比导通电阻和栅漏电荷。
-
公开(公告)号：CN119743989A
公开(公告)日：2025-04-01
申请号：CN202411887798.6
申请日：2024-12-20
Applicant: 龙腾半导体股份有限公司
Abstract: 本发明公开了一种屏蔽栅沟槽型功率器件的终端版图结构，其主要包括用于刻蚀沟槽的长条形状的沟槽版，终端区域由三个沟槽版所围成，源极多晶硅刻蚀版和沟槽侧壁氧化层刻蚀版所覆盖的区域为器件的有源区，源极金属和沟槽版上方的接触孔相连，作为源极多晶硅引出区域；栅极金属和沟槽版上方的接触孔相连，作为栅极多晶硅引出区域。所述沟槽版末端进行间隔圆弧相连，且被围起来的所述沟槽版末端进行倒角处理，保证沟槽版两两之间始终等间距分布在完全兼容现有工艺的基础上优化了终端区域的电荷平衡效果，可以避免电场电流发生集中，有效提高了功率器件的一致性和可靠性。
-
公开(公告)号：CN115763565A
公开(公告)日：2023-03-07
申请号：CN202211692949.3
申请日：2022-12-28
Applicant: 龙腾半导体股份有限公司
IPC: H01L29/78 , H01L29/423
Abstract: 本发明公开了一种具有高k介质的屏蔽栅沟槽型MOSFET结构，隶属于屏蔽栅沟槽型MOSFET。本发明包括重掺杂N型衬底、衬底上方的N型外延层、P型阱区、重掺杂N型源区以及重掺杂P型接触区，结构内部设有伸入到N型外延层的深沟槽，深沟槽两侧拥有侧壁氧化层介质和高k介质，沟槽内部的源极多晶硅通过中间氧化层与栅极多晶硅相隔离。高k介质的存在可以有效提高漂移区中部的电场强度，与传统SGT MOSFET相比，可以在保证击穿电压相等的情况下增加外延层的掺杂浓度，使导通电阻进一步降低。另外高k介质可以增强源极多晶硅与漏极的电荷耦合效应，使栅漏电容和栅电荷都有一定程度的降低，有效提高了器件性能。
-
公开(公告)号：CN119421442A
公开(公告)日：2025-02-11
申请号：CN202510018728.5
申请日：2025-01-07
Applicant: 龙腾半导体股份有限公司
Abstract: 本申请提供了一种Low‑k材料的SGT MOSFET及其制备方法，该SGT MOSFET的栅绝缘层采用基于碳掺杂氧化硅的Low‑k材料沉积，屏蔽栅侧壁氧化层采用ONO结构，一方面，可以在保持绝缘层物理厚度不变，漏电不受影响的情况下，通过Low‑k材料降低器件的电容效应，提高器件的性能；另一方面，由于氮化硅层的致密性高，屏蔽栅多晶硅的侧壁和底部都有氮化硅层保护，所以通过提高外延层的掺杂浓度，在不降低击穿电压的基础上，进一步减小器件的导通电阻，降低器件的导通损耗。同时，也可以通过控制刻蚀沟槽侧壁的氧化层和氮化硅层的深度，使得氮化硅层远离栅极多晶硅，提高器件的可靠性。
-
公开(公告)号：CN119002598A
公开(公告)日：2024-11-22
申请号：CN202411086303.X
申请日：2024-08-08
Applicant: 龙腾半导体股份有限公司
IPC: G05D27/02
Abstract: 本发明公开了一种基于大数据的智能系统及植物生长调节的控制系统，所述智能系统包括：用于采集实时的环境信息的数据采集模块，用于向服务端发送实时的环境信息并接收来自服务端的最佳的环境信息的数据交互模块，用于根据最佳的环境信息和实时的环境信息之差调节环境的环境调节模块；其中环境信息至少包括温度、湿度及气体浓度，服务端是根据多种地理环境下多种使用场景的环境信息和实时的环境信息来确定当前环境的环境类型和最佳的环境信息的。本发明提供的智能系统能够调节环境的湿度、温度及气体浓度等多种环境参数，从而能够增强智能系统的环境调节能力。
-
-
-
-
-
-
Search Results
7
records
(took 0.039 seconds)
