偶发加载抑制
    4.
    发明授权

    公开(公告)号:CN107851012B

    公开(公告)日:2022-06-10

    申请号:CN201680042109.9

    申请日:2016-06-21

    申请人: ARM 有限公司

    IPC分类号: G06F9/30 G06F9/38

    摘要: 一种数据处理系统(2)支持矢量加载指令的非推测性运行,其中,矢量加载指令执行数据值的至少一次偶发加载。故障检测电路(26)用来检测偶发加载是产生故障的偶发加载还是无故障的偶发加载。偶发加载抑制电路(28)检测并抑制与预定标准匹配的无故障偶发加载,该与预定标准匹配的无故障偶发加载可导致架构状态的非期望的变化(非期望的副作用)。此类预定标准的示例为该偶发加载是至非存储器设备的或者该偶发加载会触发诊断响应,例如,进入暂停调试模式或者触发调试异常。

    受保护的异常处置
    5.
    发明授权

    公开(公告)号:CN107690621B

    公开(公告)日:2022-05-27

    申请号:CN201680033460.1

    申请日:2016-04-26

    申请人: ARM 有限公司

    摘要: 一种用于数据处理的装置,包括:所有权电路,所有权电路强制存储器区域的所有权,给定存储器区域具有在多个程序之中经指定的给定持有程序,给定持有程序具有控制对给定存储器区域的访问的独占权;以及异常处置电路,其响应于中断的接收以触发自第一活动程序至第二活动程序中的上下文切换,以用于重新启动第一程序中的一个或多个状态项目经保存至由第一程序持有中的一个或多个上下文数据存储器区域,且第二程序可访问且依赖于由第一程序处理中的一个或多个状态项目在开始执行第二程序之前经重写。

    共享页
    7.
    发明授权

    公开(公告)号:CN107771323B

    公开(公告)日:2022-07-22

    申请号:CN201680033361.3

    申请日:2016-04-26

    申请人: ARM 有限公司

    摘要: 一种数据处理系统。包括:所有权电路,强制物理存储器地址空间内的存储器区域的所有权,给定存储器区域具有在多个程序之中且独立于优先权等级经指定的给定持有程序,所述给定持有程序具有控制所述给定存储器区域的访问的独占权,其中所述给定持有程序将所述给定存储器区域指定为以下各项中的一个:所述给定持有程序专用;以及在所述给定持有程序与至少一个其它存储器访问请求源之间共享。

    存储器访问指令
    8.
    发明授权

    公开(公告)号:CN108139909B

    公开(公告)日:2022-07-12

    申请号:CN201680059729.3

    申请日:2016-09-06

    申请人: ARM有限公司

    IPC分类号: G06F9/30

    摘要: 数据处理系统(2)包括指令解码器(10),其对受保护的存储器访问指令(LDR/STR)和较少保护的存储器访问指令(LDNPR/STNPR)进行解码以生成用于控制加载存储单元(12)的控制信号。较少保护的存储器访问指令和与受保护的存储器访问指令相比较少限制的存储器访问条件相关联。作为示例,可以使用较少保护的存储器访问指令来访问共享存储器区域(26、28),而受保护的存储器访问指令可不被用于访问这样的共享区域。相反,较少保护的存储器访问指令可不被用于访问专用存储器区域(30、32、34)。

    处理数据的方法和设备
    9.
    发明授权

    公开(公告)号:CN107735768B

    公开(公告)日:2022-07-12

    申请号:CN201680033412.2

    申请日:2016-04-26

    申请人: ARM 有限公司

    IPC分类号: G06F9/455 G06F21/80

    摘要: 一种处理数据系统,用于使用具有多个存储器区域的存储器,在多个存储器区域内中的一个给定存储器区域具有关联持有程序,相关联持有程序具有控制对给定存储器区域的访问的独占权,设备包括:安全控制器,用于:接收初始化客体执行环境中的请求;主张存储器中的一个或多个区域由安全控制器持有;将客体执行环境的可执行程序代码储存在存储器的一个或多个区域内;以及将一个或多个区域的所有权传送至客体执行环境。