半导体光调制器和光调制装置

    公开(公告)号:CN101910913B

    公开(公告)日:2014-12-03

    申请号:CN200880124499.X

    申请日:2008-12-26

    IPC分类号: G02F1/025

    CPC分类号: G02F1/025 G02F2201/07

    摘要: 本发明的半导体光调制器具备:第一半导体光波导,具有包含以下部分的层叠构造:核心层;夹着上述核心层被分别配置在下部和上部的第一包层和第二包层;插入在上述第二包层和上述核心层之间的势垒层;第二半导体光波导,具有在上述第一半导体光波导的层叠构造中上述第二包层在n型半导体内在层叠方向上局部地贯通的p型半导体的层叠构造;与上述第一半导体光波导的上述第一包层连接的第一电极;电气地将上述第一半导体光波导的上述第二包层和上述第二半导体光波导的上述第二包层的p型半导体连接起来的第二电极。

    半导体光调制器和光调制装置

    公开(公告)号:CN101910913A

    公开(公告)日:2010-12-08

    申请号:CN200880124499.X

    申请日:2008-12-26

    IPC分类号: G02F1/025

    CPC分类号: G02F1/025 G02F2201/07

    摘要: 本发明的半导体光调制器具备:第一半导体光波导,具有包含以下部分的层叠构造:核心层;夹着上述核心层被分别配置在下部和上部的第一包层和第二包层;插入在上述第二包层和上述核心层之间的势垒层;第二半导体光波导,具有在上述第一半导体光波导的层叠构造中上述第二包层在n型半导体内在层叠方向上局部地贯通的p型半导体的层叠构造;与上述第一半导体光波导的上述第一包层连接的第一电极;电气地将上述第一半导体光波导的上述第二包层和上述第二半导体光波导的上述第二包层的p型半导体连接起来的第二电极。

    半导体光调制器
    3.
    发明授权

    公开(公告)号:CN101529313B

    公开(公告)日:2011-05-11

    申请号:CN200780038962.4

    申请日:2007-10-24

    IPC分类号: G02F1/025 G02F1/015

    摘要: 根据本发明,能够提供一种耐压高、制作容易的npin型光调制器。根据本发明的一实施例的半导体光调制器(10)是一种在衬底侧配置阴极层(12-1)、顺序层叠的npin型的半导体光调制器,其特征在于,该npin型半导体光调制器至少包括:第一n型覆层(13-1)、p型覆层(14)、芯层(17)、及第二n型覆层(13-2),其中p型覆层(14)与阴极层的电极(18-1)电连接。由此,伴随npin型光调制器中的光吸收,就能使向p型覆层的空穴积累被阳极侧的电极吸收。由于此npin型半导体光调制器为台面型波导结构,所以能使用现有的半导体制造技术较容易地制作此npin型半导体光调制器。

    半导体光调制器
    4.
    发明公开

    公开(公告)号:CN101529313A

    公开(公告)日:2009-09-09

    申请号:CN200780038962.4

    申请日:2007-10-24

    IPC分类号: G02F1/025 G02F1/015

    摘要: 根据本发明,能够提供一种耐压高、制作容易的npin型光调制器。根据本发明的一实施例的半导体光调制器(10)是一种在衬底侧配置阴极层(12-1)、顺序层叠的npin型的半导体光调制器,其特征在于,该npin型半导体光调制器至少包括:第一n型覆层(13-1)、p型覆层(14)、芯层(17)、及第二n型覆层(13-2),其中p型覆层(14)与阴极层的电极(18-1)电连接。由此,伴随npin型光调制器中的光吸收,就能使向p型覆层的空穴积累被阳极侧的电极吸收。由于此npin型半导体光调制器为台面型波导结构,所以能使用现有的半导体制造技术较容易地制作此npin型半导体光调制器。

    半导体光调制器
    5.
    发明授权

    公开(公告)号:CN101133355B

    公开(公告)日:2011-02-02

    申请号:CN200680006437.X

    申请日:2006-03-08

    IPC分类号: G02F1/025

    摘要: 提供一种具有n-i-n结构半导体光调制器的特点、又能稳定工作,而且对电场的耐压性优良的半导体光调制器。其包括依次层叠n型InP包层(11)、具有电光效应的半导体芯层(13)、p-InAlAs层(15)、以及n型InP包层(16)而形成的波导结构。p-InAlAs层(15)的电子亲和力小于n型InP包层(16)的电子亲和力。在如此构成的波导结构中,还可以分别在n型InP包层(11)和半导体芯层(13)之间设置未掺杂的InP包层(12),在半导体芯层(13)和p-InAlAs层(15)之间设置未掺杂的InP包层(14)。

    高频线路
    6.
    发明公开

    公开(公告)号:CN107710500A

    公开(公告)日:2018-02-16

    申请号:CN201680036151.X

    申请日:2016-06-24

    IPC分类号: H01P3/08 G02F1/025 H01P3/00

    摘要: 本发明提供一种具备抑制与光波导交叉的高频布线中的阻抗变化、电的过量损失发生的结构的高频线路。高频线路为微带线,其基本结构是在SI-InP基板(301)上依次层叠接地电极(302)、电介质层(304)、信号电极(305)而成。另外,如横向剖视图所示,在横切高频线路(305)的形态下,交叉着InP类半导体的光波导芯(303)。沿着高频线路的传输方向,在包含光波导交叉的固定区域内,使信号电极(305)的宽度局部扩大。在微带线中,信号电极(305)的宽度的局部从w1扩大至w2,相比宽度为均匀的w1,使特性阻抗降低。该宽度w2的第二信号电极部(325)的长度l2被设定为远短于所输入的高频电信号的波长的长度。

    光半导体元件和光半导体集成电路

    公开(公告)号:CN101144874A

    公开(公告)日:2008-03-19

    申请号:CN200710140265.1

    申请日:2004-03-30

    摘要: 在半导体基板上,通过把折射率和它对温度的依赖关系不同的材料进行组合,提供光半导体元件和光半导体集成电路。特别是利用具有折射率对温度的依赖关系与半导体激光器的增益区域不同的材料和/或结构的传输区域,可以控制振动波长对温度的依赖关系。此外在光波导路中,沿光波导方向形成多个界面,可以以在第一界面反射的光用在其他界面反射的光减弱的方式构成。此外通过界面配置成相对光的传播方向倾斜,也可以减少因在折射率不同的光波导路间的反射和折射造成的波导路损失。

    光半导体元件和光半导体集成电路

    公开(公告)号:CN101144873A

    公开(公告)日:2008-03-19

    申请号:CN200710140264.7

    申请日:2004-03-30

    摘要: 在半导体基板上,通过把折射率和它对温度的依赖关系不同的材料进行组合,提供光半导体元件和光半导体集成电路。特别是利用具有折射率对温度的依赖关系与半导体激光器的增益区域不同的材料和/或结构的传输区域,可以控制振动波长对温度的依赖关系。此外在光波导路中,沿光波导方向形成多个界面,可以以在第一界面反射的光用在其他界面反射的光减弱的方式构成。此外通过界面配置成相对光的传播方向倾斜,也可以减少因在折射率不同的光波导路间的反射和折射造成的波导路损失。

    半导体光调制元件
    9.
    发明公开

    公开(公告)号:CN107615140A

    公开(公告)日:2018-01-19

    申请号:CN201680031603.5

    申请日:2016-06-01

    IPC分类号: G02F1/025 G02F1/225

    摘要: 本发明提供一种能作为超高速且电稳定性优异的调制器来使用的马赫-策德尔型(MZ)半导体光调制元件。本发明的半导体光调制元件是通过对在光波导进行导波的光的折射率进行调制的折射率调制区域以及进行在该折射率调制区域分支的光的合分波的输入输出区域来进行光的调制的马赫-策德尔型半导体光调制元件,其特征在于,所述光波导在折射率调制区域中,在与闪锌矿型半绝缘性的半导体晶体基板的(100)面等效的基板面上,从上层层叠有n型包层、i芯层以及p型包层,所述n型包层在倒置台面方向形成为脊状,在该n型包层上设有电容加载电极。

    半导体光调制器
    10.
    发明授权

    公开(公告)号:CN102033333B

    公开(公告)日:2012-09-05

    申请号:CN201010573435.7

    申请日:2006-03-08

    IPC分类号: G02F1/017

    摘要: 提供一种具有n-i-n结构半导体光调制器的特点、又能稳定工作,而且对电场的耐压性优良的半导体光调制器。其包括依次层叠n型InP包层(11)、具有电光效应的半导体芯层(13)、p-InAlAs层(15)、以及n型InP包层(16)而形成的波导结构。p-InAlAs层(15)的电子亲和力小于n型InP包层(16)的电子亲和力。在如此构成的波导结构中,还可以分别在n型InP包层(11)和半导体芯层(13)之间设置未掺杂的InP包层(12),在半导体芯层(13)和p-InAlAs层(15)之间设置未掺杂的InP包层(14)。