-
-
公开(公告)号：CN118100604A
公开(公告)日：2024-05-28
申请号：CN202410154691.4
申请日：2024-02-02
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号： H02M1/08 , H03K17/687 , H02M1/32 , H02M1/00
摘要： 本发明公开了一种耗尽型宽禁带功率器件的双栅直驱电路，属于集成电路领域，通过第一栅极控制器件进入开关状态，第二栅极控制系统的待机状态。电路包括隔离型栅极驱动芯片、隔离型变压器、双栅宽禁带功率器件和增强型半导体器件，其中双栅宽禁带功率器件的第二栅极连接增强型半导体器件的源极，双栅宽禁带功率器件的源极连接增强型半导体器件的漏极。双栅宽禁带功率器件包括第一栅极和间隔沟槽型的第二栅极。本发明实现了耗尽型功率器件的正压直驱功能，同时充分发挥了宽禁带半导体材料的高频开关特性与高阻断耐压能力，具有高栅压工作范围，高栅极可靠性，低泄漏电流与高反向续流能力。
-
公开(公告)号：CN114843267B
公开(公告)日：2024-04-19
申请号：CN202210643717.2
申请日：2022-06-08
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号： H01L27/085 , H01L27/092 , H01L29/778
摘要： 一种增强型N沟道和P沟道GaN器件集成结构，包括衬底，在衬底上依次设铝氮成核层、铝氮镓缓冲层、氮化镓沟道层和铝镓氮势垒层，铝镓氮势垒层和氮化镓沟道层被隔离层分割；隔离层一侧设有P沟道器件，包括第一P型氮化镓层，在第一P型氮化镓层上依次设第一氮化镓隔离层和第一P+型氮化镓层，在第一P+型氮化镓层上设第一源、栅极和第一漏极，第一栅极陷入第一P+型氮化镓层，其间设有栅极介质层；在隔离层的另一侧设有N沟道器件，包括第二源极、第二P型氮化镓层和第二漏极，第二源、漏极分别位于第二P型氮化镓层的两侧，在第二P型氮化镓层上方依次设有第二氮化镓隔离层、第二P+型氮化镓层和第二栅极。
-
公开(公告)号：CN117650689A
公开(公告)日：2024-03-05
申请号：CN202311616650.4
申请日：2023-11-30
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
摘要： 本发明提供了一种非隔离谐振栅极驱动电路，包括PMOS驱动网络、NMOS钳位电路和电感器，PMOS驱动网络和NMOS钳位电路均并联在电感器的两端，其中：PMOS驱动网络的输入信号由函数发生器后接驱动芯片提供，输入信号经过PMOS驱动网络、NMOS钳位电路和电感器处理后从输出端口vgsr1和输出端口vgsr2输出驱动信号，NMOS钳位电路用于控制输出端口vgsr1和输出端口vgsr2的状态发生改变，电感器分别与NMOS钳位电路中栅极电容Cgsr1和栅极电容Cgsr2形成LC谐振，用于将驱动电路的关断过程的能量回收用于驱动电路的开通过程。本发明的器件数量少，节省了成本和空间，有利于小型化、集成化，同时，本发明的控制信号简单，简化了控制信号的复杂性，提高了系统稳定性。
-
公开(公告)号：CN116845110A
公开(公告)日：2023-10-03
申请号：CN202310914496.2
申请日：2023-07-25
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
摘要： 一种具有低续流损耗的功率半导体器件及其制造方法。器件包括金属、重掺杂第一导电类型衬底及外延层、第二导电类型体区、第一导电类型增强源区和重掺杂第二导电类型体接触区，第一导电类型半导体区，增强源区之下且贯穿体区的第一导电类型半导体层、介质层一、栅电极、介质层二、金属。方法：在重掺杂衬底上制得第一导电类型外延层；在外延层上形成第二导电类型体区；在体区上形成增强源区；在增强源区下方形成第一导电类型半导体层且贯穿体区；在体区上形成体接触区；在体区中形成第一导电类型半导体区；退火激活杂质；器件上表面生长介质层一、多晶硅、介质层二、栅电极；在增强源区和接触区生成金属，背面淀积金属。
-
公开(公告)号：CN116780865A
公开(公告)日：2023-09-19
申请号：CN202310685994.4
申请日：2023-06-12
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
摘要： 本发明提供一种多路输出的隔离式谐振栅极驱动电路，该驱动电路包括PWM发生器、MOS驱动网络、多绕组隔离变压器、钳位电路；其中，MOS驱动网络中作为驱动管的第一PMOS管、第二PMOS管的栅极控制信号分别由第一PWM发生器、第二PWM发生器和后接第一栅极驱动器、第二栅极驱动器提供，MOS驱动网络的输出经过多绕组隔离变压器输出给钳位电路，钳位电路的输出信号作为LLC‑DCX原边开关管和副边同步整流管的栅驱动信号，驱动LLC‑DCX的原边开关管和副边同步整流管。利用隔离式谐振栅极驱动电路中多绕组隔离变压器的励磁电感和LLC‑DCX初级侧功率开关管、次级侧整流管的栅极电容产生谐振，恢复存储在功率开关管和整流管栅极电容的能量，从而降低栅极驱动电路的损耗。
-
公开(公告)号：CN110781062B
公开(公告)日：2023-08-04
申请号：CN201910922145.X
申请日：2019-09-27
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
摘要： 本发明提出一种加速软件trace信息提取的采样方法，涉及计算机体系结构与建模技术领域。本发明提出的采样方法，实现对软件trace信息进行两级采样，包括：第一级为区间采样，包括程序特征向量的采集和归一化处理、在线阶段分类、以及采用指数变化步长的采样方法；第二级为区间内采样，包括采样区间内trace信息的采集和存储。该采样方法面向处理器解析模型所需的trace信息提取，通过采集trace信息中具有代表性片段的软件特征信息，提升trace信息的分析统计速度，减少利用二进制分析工具提取trace信息的耗时，有效提高采用解析模型进行处理器性能分析的效率。通过合理配置两级采样的各类参数，可以保证较高的性能评估准确度，并可降低10倍左右的trace信息分析统计时间开销。
-
公开(公告)号：CN110750856B
公开(公告)日：2023-06-06
申请号：CN201910846458.1
申请日：2019-09-06
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号： G06F30/20 , G06N3/0442 , G06N3/0464 , G06N3/08
摘要： 本发明提出一种基于机器学习的有效指令窗口大小评估方法，属于计算机体系结构与建模领域。该方法以有效ROB作为因变量，并以该有效ROB所对应的193维微架构无关参数及6维硬件配置参数作为自变量，采用控制变量法设计出训练样本集，采用机器学习方法对有效指令窗口大小进行建模，并采用训练样本集训练模型以获得能够预测有效指令窗口大小的经验模型。本发明以有效指令窗口大小代替ROB窗口大小，从而提高CPI栈理论模型的精度。另外，本发明实现了对有效指令窗口大小的评估，也可以作为ROB大小选择的评估依据。
-
公开(公告)号：CN110222760B
公开(公告)日：2023-05-23
申请号：CN201910480120.9
申请日：2019-06-04
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所
IPC分类号： G06V10/774 , G06V10/82 , G06N3/0464 , G06N3/048 , G06N3/08
摘要： 本发明公开一种基于winograd算法的快速图像处理方法，包括如下步骤：步骤1，选取数据集，利用Caffe框架训练自定义的神经网络模型，提取训练后的模型的卷积核权重、偏置值；步骤2，提取输入图片像素点，并存放在四维数组中，四个维度分别是输入图片数目、通道数、图片的长和宽；步骤3，构造基于winograd算法的卷积算子，判断卷积核尺寸是否为3×3且通道数是否大于10，如果满足，则使用winograd算子进行卷积操作；步骤4，输出卷积操作后得到的结果，并判断本层是否为最后一层卷积层，如果是，将输出图片经过RELU层的非线性变换后送入全连接层，否则重复步骤3。此种图像处理方法可提高处理器运行神经网络时的计算能效。
-
公开(公告)号：CN109711532B
公开(公告)日：2023-05-12
申请号：CN201811486547.1
申请日：2018-12-06
申请人： 东南大学 , 东南大学—无锡集成电路技术研究所 , 南京三宝科技股份有限公司
IPC分类号： G06N3/082 , G06N3/084 , G06N3/0464
摘要： 本发明公开一种针对硬件实现稀疏化卷积神经网络推断的加速方法，包括面对稀疏硬件加速架构的分组剪枝参数确定方法、针对稀疏硬件加速架构的分组剪枝训练方法和针对稀疏化卷积神经网络前向推断的部署方法：根据硬件架构中乘法器数量确定分组剪枝的分组长度和剪枝率，基于量级裁剪方式将压缩率以外的权值进行裁剪，通过增量训练方式提升剪枝后的网络准确率及压缩率，剪枝过的网络经微调后保存非剪枝位置的权值和索引参数并送入硬件架构下的计算单元中，计算单元同时获取分组长度的激活值完成稀疏网络前向推断。本发明基于硬件架构出发设定算法层面的剪枝参数与剪枝策略，有益于降低稀疏加速器的逻辑复杂度提高稀疏加速器前向推断的整体效率。
-
-
-
-
-
-
-
-
-
搜索结果
229 条记录 (耗时 0.052 秒)
