公开(公告)号：CN108793896A

公开(公告)日：2018-11-13

申请号：CN201810986502.4

申请日：2018-08-28

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： C04B28/04 ,  C04B38/00

CPC分类号： C04B28/04 ,  C04B2111/00284 ,  C04B2111/0075 ,  C04B2111/40 ,  C04B2201/50 ,  C04B18/167 ,  C04B18/142 ,  C04B18/08 ,  C04B14/42 ,  C04B2103/302 ,  C04B38/00 ,  C04B38/0074

摘要： 本发明提供了一种透水混凝土及其制备方法，所述透水混凝土包含重量百分比计的如下组分：15％‑25％的水泥，1％‑3％的矿物掺合料，65％‑75％的建筑废弃物粗骨料，6％‑13％的钢渣废弃物粗骨料，5‑10％的玻璃纤维，0.10‑1.10％的减水剂，4％‑8％的水，该透水混凝土不仅可以保证降水及时渗入地下，而且可以有效的利用建筑废弃物和钢渣废弃物，实现了废弃物的二次利用。

公开(公告)号：CN108666595A

公开(公告)日：2018-10-16

申请号：CN201810478675.5

申请日：2018-05-18

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： H01M8/0213

摘要： 本发明公开一种石墨双极板表面结构优化方法，其步骤主要包括：在石墨双极板表面制备树脂涂层；在树脂涂层表面复合导电功能层；对导电功能层进行压制处理；对石墨双极板进行碳化处理。该方法能够有效改善石墨双极板的密封效果、导电性和机械强度，提升石墨双极板的综合性能，同时，该方法具备操作简单、设备投资小等优点，利于快速实现规模化生产。

公开(公告)号：CN108133964A

公开(公告)日：2018-06-08

申请号：CN201711422725.X

申请日：2017-12-25

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/423

摘要： 本发明涉及一种金属氧化物半导体场效应晶体管及其制作方法。所述制作方法获得的金属氧化物半导体场效应晶体管包括衬底、在衬底表面的两端形成的浅沟道隔离结构、在衬底中间区域表面形成的栅介质层、在栅介质层两端形成的侧墙、在侧墙下方的栅介质层下方的衬底上形成的轻掺杂漏极区域，在轻掺杂漏极区域与浅沟道隔离结构之间的衬底表面形成的源漏区、在源漏区及浅沟道隔离结构上形成的第一介质层、在第一介质层上形成的第二介质层、第二介质层及侧墙围成的沟槽、形成于沟槽侧壁的功函数层、形成功函数层表面且填充于沟槽中的金属栅层，其中，沟槽包括位于侧墙之间的截面为矩形的部分及位于第二介质层中截面为倒梯形的部分。

公开(公告)号：CN108122905A

公开(公告)日：2018-06-05

申请号：CN201711315100.3

申请日：2017-12-12

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： H01L27/02

摘要： 本发明涉及一种瞬态电压抑制器及其制作方法。所述瞬态电压抑制器包括P型衬底、形成于所述P型衬底上的第一N型外延、形成于所述第一N型外延表面的P型外延、位于所述P型外延表面的氧化硅层、贯穿所述氧化硅层与P型外延并延伸至所述第一N型外延中的沟槽、形成于所述第一N型外延的沟槽表面的P型注入区、形成于所述沟槽侧壁的P型注入区表面并延伸至所述P型外延的沟槽侧壁表面的氧化硅、形成于所述沟槽底部的P型注入区上及所述氧化硅表面的多晶硅、形成于所述沟槽中且位于所述多晶硅上的第二N型外延、及贯穿所述P型衬底的第一、第二通孔。

公开(公告)号：CN108121156A

公开(公告)日：2018-06-05

申请号：CN201711323311.1

申请日：2017-12-12

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： G03F7/00 ,  G03F7/20

摘要： 本发明提供了一种光刻胶台阶图形制作方法，所述光刻胶台阶图形制作方法包括：在基片表面依次形成第一光刻胶和第二光刻胶，所述第一光刻胶和所述第二光刻胶性质不同；利用第一掩膜板对所述第二光刻胶进行第一次曝光显影处理，形成第一台阶图形；利用第二掩膜板对所述第一光刻胶进行第二次曝光显影处理，形成第二台阶图形，其中所述第二台阶图形的尺寸大于所述第一台阶图形，并与所述第一台阶图形构成光刻胶台阶图形。

公开(公告)号：CN108110050A

公开(公告)日：2018-06-01

申请号：CN201711364966.3

申请日：2017-12-18

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： H01L29/423 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

摘要： 本发明涉及一种金属氧化物半导体晶体管。所述金属氧化物半导体晶体管包括P型阱区、形成于所述P型阱区表面的源区与漏区、形成于所述源区与漏区上及所述P型阱区上的栅极氧化层、形成于所述栅极氧化层上的栅极多晶硅及形成于所述栅极多晶硅表面的多晶氧化层，所述栅极多晶硅包括至少部分位于所述源区的栅极氧化层上方的第一部分、至少部分位于所述漏区的栅极氧化层上方的第二部分、及连接于所述第一部分与第二部分之间的第三部分，所述第三部分包括迂回结构，使得所述迂回结构的长度大于所述第一部分与所述第二部分之间的距离。

公开(公告)号：CN108110049A

公开(公告)日：2018-06-01

申请号：CN201711364941.3

申请日：2017-12-18

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

摘要： 本发明涉及一种金属氧化物半导体晶体管及其制作方法。所述金属氧化物半导体晶体管包括P型阱区、形成于所述P型阱区表面的源区与漏区、形成于所述源区与漏区上及所述P型阱区上的第一栅极氧化层、形成于所述第一栅极氧化层上的第一栅极多晶硅、形成于所述第一栅极氧化层上的第二栅极多晶硅、间隔设置于所述第一栅极多晶硅与第二栅极多晶硅之间的第二栅极氧化层、连接所述第一栅极多晶硅的第一栅极及连接所述第二栅极多晶硅的第二栅极。

公开(公告)号：CN108110042A

公开(公告)日：2018-06-01

申请号：CN201711326878.4

申请日：2017-12-13

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： H01L29/06

摘要： 一种半导体功率器件的超结结构包括N型衬底、形成于N型衬底上的N型外延、形成于N型外延表面的第一、第二沟槽、位于N型外延中的第一沟槽下方的与第一沟槽连通的第三沟槽、位于N型外延中的第二沟槽下方的与第二沟槽连通的第四沟槽、位于第三沟槽与第四沟槽表面的P型掺杂区、位于第三、第四沟槽的P型掺杂区表面及第一及第二沟槽侧壁的氧化硅、形成于第一、第二沟槽的氧化硅表面的多晶硅、形成于N型外延表面第一及第二沟槽两侧的P型体区，形成于P型体区表面的N型注入区、形成于P型体区、N型注入区及第一、第二沟槽的氧化硅与多晶硅上方的介质层、及贯穿介质层且对应P型体区及N型注入区的部分的通孔。

公开(公告)号：CN108109995A

公开(公告)日：2018-06-01

申请号：CN201711314327.6

申请日：2017-12-12

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： H01L27/02 ,  H01L21/82

摘要： 本发明涉及一种瞬态电压抑制器及其制作方法。所述瞬态电压抑制器包括P型衬底、形成于所述P型衬底上的第一N型外延、形成于所述第一N型外延表面的P型外延、贯穿所述P型外延并延伸至所述第一N型外延中的沟槽、形成于所述第一N型外延的沟槽表面的第一P型注入区、形成于所述沟槽侧壁的第一P型注入区表面并延伸至所述P型外延的沟槽侧壁表面的氧化硅、形成于所述沟槽底部的第一P型注入区上及所述氧化硅表面的多晶硅、形成于所述沟槽中且位于所述多晶硅上的第二N型外延、及形成于所述第二N型外延表面的第二P型注入区。

公开(公告)号：CN108109914A

公开(公告)日：2018-06-01

申请号：CN201711367161.4

申请日：2017-12-18

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： H01L21/331 ,  H01L29/735

摘要： 一种双极晶体管的制作方法包括：提供P型衬底，形成N型埋层及N型外延层，形成贯穿所述N型外延层与所述N型埋层并延伸至所述P型衬底中的隔离沟槽，形成贯穿所述N型外延层并延伸至所述N型埋层中的N阱，以及在所述隔离沟槽、所述N阱及所述N型外延层上形成氧化层与贯穿所述氧化层且对应所述N型外延层的开口；利用所述开口对所述N型外延层做P型注入，从而在所述N型外延层表面形成P型深结；形成设置于所述P型深结及氧化层上的P型接触多晶硅及位于所述P型接触多晶硅上方的隔离物；对所述P型深结做N型离子注入，使得所述P型深结形成基区以及连接所述基区的P型接触区；对所述基区做热驱入，以形成连接所述P型接触区的基区浅结。