公开(公告)号：CN108793896A

公开(公告)日：2018-11-13

申请号：CN201810986502.4

申请日：2018-08-28

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： C04B28/04 ,  C04B38/00

CPC分类号： C04B28/04 ,  C04B2111/00284 ,  C04B2111/0075 ,  C04B2111/40 ,  C04B2201/50 ,  C04B18/167 ,  C04B18/142 ,  C04B18/08 ,  C04B14/42 ,  C04B2103/302 ,  C04B38/00 ,  C04B38/0074

摘要： 本发明提供了一种透水混凝土及其制备方法，所述透水混凝土包含重量百分比计的如下组分：15％‑25％的水泥，1％‑3％的矿物掺合料，65％‑75％的建筑废弃物粗骨料，6％‑13％的钢渣废弃物粗骨料，5‑10％的玻璃纤维，0.10‑1.10％的减水剂，4％‑8％的水，该透水混凝土不仅可以保证降水及时渗入地下，而且可以有效的利用建筑废弃物和钢渣废弃物，实现了废弃物的二次利用。

公开(公告)号：CN108666595A

公开(公告)日：2018-10-16

申请号：CN201810478675.5

申请日：2018-05-18

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： H01M8/0213

摘要： 本发明公开一种石墨双极板表面结构优化方法，其步骤主要包括：在石墨双极板表面制备树脂涂层；在树脂涂层表面复合导电功能层；对导电功能层进行压制处理；对石墨双极板进行碳化处理。该方法能够有效改善石墨双极板的密封效果、导电性和机械强度，提升石墨双极板的综合性能，同时，该方法具备操作简单、设备投资小等优点，利于快速实现规模化生产。

公开(公告)号：CN108155176A

公开(公告)日：2018-06-12

申请号：CN201711398705.3

申请日：2017-12-21

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： H01L23/552 ,  H01L21/02

摘要： 本发明提供了一种防光干扰的半导体芯片的制作方法，包括：在硅衬底表面制作金属走线和压焊块；在所述金属走线和所述压焊块表面覆盖第一钝化层；在所述第一钝化层表面形成遮光层；在所述遮光层表面形成第二钝化层；对所述第一钝化层、所述遮光层和所述第二钝化层进行刻蚀，以在所述压焊块表面形成打线开口。采用本发明提供的方法可以提高半导体芯片的可靠性和稳定性，并且工艺较为简单且可以有效降低整体制作成本。

公开(公告)号：CN108133964A

公开(公告)日：2018-06-08

申请号：CN201711422725.X

申请日：2017-12-25

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/423

摘要： 本发明涉及一种金属氧化物半导体场效应晶体管及其制作方法。所述制作方法获得的金属氧化物半导体场效应晶体管包括衬底、在衬底表面的两端形成的浅沟道隔离结构、在衬底中间区域表面形成的栅介质层、在栅介质层两端形成的侧墙、在侧墙下方的栅介质层下方的衬底上形成的轻掺杂漏极区域，在轻掺杂漏极区域与浅沟道隔离结构之间的衬底表面形成的源漏区、在源漏区及浅沟道隔离结构上形成的第一介质层、在第一介质层上形成的第二介质层、第二介质层及侧墙围成的沟槽、形成于沟槽侧壁的功函数层、形成功函数层表面且填充于沟槽中的金属栅层，其中，沟槽包括位于侧墙之间的截面为矩形的部分及位于第二介质层中截面为倒梯形的部分。

公开(公告)号：CN108123041A

公开(公告)日：2018-06-05

申请号：CN201711354009.2

申请日：2017-12-15

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： H01L49/02

摘要： 本发明涉及一种MIM电容器及其制作方法。所述MIM电容器包括绝缘介质、形成于所述绝缘介质表面的第一沟槽、形成于所述绝缘介质的第一沟槽所在一侧的表面的电容下电极、形成于所述电容下电极远离所述绝缘介质的表面的电容介质、形成于所述第一沟槽中的电容介质表面的电容上电极、形成于所述电容上电极顶部及所述电容介质表面的钝化层、贯穿所述钝化层且对应所述第一沟槽的接触孔、形成于所述接触孔及其下方的所述第一沟槽中且位于所述电容上电极表面的上电极引线结构。

公开(公告)号：CN108122959A

公开(公告)日：2018-06-05

申请号：CN201711429247.5

申请日：2017-12-25

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： H01L29/04 ,  H01L29/06 ,  H01L29/167

摘要： 本发明提供了一种多晶硅高阻的制作方法，包括：在具有预设厚度的多晶硅层进行掺杂，以形成轻掺杂多晶硅上层和非掺杂多晶硅下层；在所述轻掺杂多晶硅上层表面形成二氧化硅阻挡层；对所述二氧化硅阻挡层和所述轻掺杂多晶硅上层进行刻蚀，以将多晶硅高阻区域刻蚀出来；在所述多晶硅高阻区域的周围形成氮化硅侧墙；利用所述氮化硅侧墙和所述二氧化硅阻挡层的阻挡，对所述非掺杂多晶硅下层进行重掺杂，以在所述多晶硅高阻区域的侧下方形成重掺杂多晶硅区域；通过刻蚀将所述重掺杂多晶硅区域和所述多晶硅高阻区域相互隔离。

公开(公告)号：CN108122905A

公开(公告)日：2018-06-05

申请号：CN201711315100.3

申请日：2017-12-12

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： H01L27/02

摘要： 本发明涉及一种瞬态电压抑制器及其制作方法。所述瞬态电压抑制器包括P型衬底、形成于所述P型衬底上的第一N型外延、形成于所述第一N型外延表面的P型外延、位于所述P型外延表面的氧化硅层、贯穿所述氧化硅层与P型外延并延伸至所述第一N型外延中的沟槽、形成于所述第一N型外延的沟槽表面的P型注入区、形成于所述沟槽侧壁的P型注入区表面并延伸至所述P型外延的沟槽侧壁表面的氧化硅、形成于所述沟槽底部的P型注入区上及所述氧化硅表面的多晶硅、形成于所述沟槽中且位于所述多晶硅上的第二N型外延、及贯穿所述P型衬底的第一、第二通孔。

公开(公告)号：CN108121156A

公开(公告)日：2018-06-05

申请号：CN201711323311.1

申请日：2017-12-12

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： G03F7/00 ,  G03F7/20

摘要： 本发明提供了一种光刻胶台阶图形制作方法，所述光刻胶台阶图形制作方法包括：在基片表面依次形成第一光刻胶和第二光刻胶，所述第一光刻胶和所述第二光刻胶性质不同；利用第一掩膜板对所述第二光刻胶进行第一次曝光显影处理，形成第一台阶图形；利用第二掩膜板对所述第一光刻胶进行第二次曝光显影处理，形成第二台阶图形，其中所述第二台阶图形的尺寸大于所述第一台阶图形，并与所述第一台阶图形构成光刻胶台阶图形。

公开(公告)号：CN108110056A

公开(公告)日：2018-06-01

申请号：CN201711327468.1

申请日：2017-12-13

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/06

摘要： 一种垂直双扩散场效应晶体管包括N型衬底、形成于型衬底上的N型外延、形成于N型外延表面的第一、第二P型注入区、形成于N型外延及第一、第二P型注入区上的P型外延、形成于P型外延层表面且位置分别与第一P、第二P型注入区对应的第一N型注入区与第二N型注入区、形成于P型外延层、第一、第二N型注入区上的氧化硅层、贯穿氧化硅层与第一N型注入区并分别延伸至第一、第二P型注入区中的第一沟槽与第二沟槽、形成于第一及第二沟槽内壁且与氧化硅层连接的氧化硅、贯穿第一与第二沟槽之间的氧化硅层且对应P型外延及第一及第二N型注入区的开口、及形成于第一及第二沟槽中的氧化硅层表面的多晶硅。

公开(公告)号：CN108110050A

公开(公告)日：2018-06-01

申请号：CN201711364966.3

申请日：2017-12-18

申请人： 深圳市晶特智造科技有限公司

发明人： 不公告发明人

IPC分类号： H01L29/423 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

摘要： 本发明涉及一种金属氧化物半导体晶体管。所述金属氧化物半导体晶体管包括P型阱区、形成于所述P型阱区表面的源区与漏区、形成于所述源区与漏区上及所述P型阱区上的栅极氧化层、形成于所述栅极氧化层上的栅极多晶硅及形成于所述栅极多晶硅表面的多晶氧化层，所述栅极多晶硅包括至少部分位于所述源区的栅极氧化层上方的第一部分、至少部分位于所述漏区的栅极氧化层上方的第二部分、及连接于所述第一部分与第二部分之间的第三部分，所述第三部分包括迂回结构，使得所述迂回结构的长度大于所述第一部分与所述第二部分之间的距离。