一种基于Logstash的日志处理方法和装置

    公开(公告)号:CN108959054A

    公开(公告)日:2018-12-07

    申请号:CN201810776985.5

    申请日:2018-07-16

    Inventor: 董金波

    CPC classification number: G06F11/3457 G06F11/3476

    Abstract: 本发明实施例公开了一种基于Logstash的日志处理方法和装置,所述方法包括:通过syslog模拟器模拟syslog标准协议,将加有来源主机互联网协议ip地址的日志信息发送到日志管理工具Logstash;通过Host修改器对所述日志信息的所述ip地址进行修改;通过所述Logstash将修改后的日志信息转发到数据存储装置进行保存;数据展示装置检索所述数据存储装置的信息并展示。本发明实施例通过设计合理的Host修改器,可以灵活方便的处理大量的日志文件,减少大量日志对于检索的困扰。

    不同供电电压下端接电阻对LPC信号影响的分析方法

    公开(公告)号:CN107463489A

    公开(公告)日:2017-12-12

    申请号:CN201710691985.0

    申请日:2017-08-14

    Inventor: 刘法志

    CPC classification number: G06F11/3457 G06F11/008 G06F11/3031

    Abstract: 本发明公开不同供电电压下端接电阻对LPC信号影响的分析方法,涉及信号完整性技术,通过LPC信号的链路发送端、接收端以及端接电阻,获得LPC信号的链路结构,进而得到所需的拓扑结构;通过设置拓扑结构的不同参数得到不同的仿真波形,通过比较不同端接电压下的仿真波形,能够分析不同端接电压下端接电阻对LPCX信号的具体影响情况。本发明通过SigXplorer软件设定不同的端接电压,针对不同的端接电压得到不同端接电压条件下LPC信号的仿真波形,在不同端接电压条件下,LPC信号的超调量随着端接电压的降低而增大,不利于信号的传输;有利于维护LPC信号的完整性,进而增强整机柜服务器的信号完整性和可靠性。

    操作管理装置和操作管理方法

    公开(公告)号:CN104798049B

    公开(公告)日:2017-08-04

    申请号:CN201380060602.X

    申请日:2013-11-14

    Inventor: 加藤清志

    CPC classification number: G06F11/3428 G06F11/3006 G06F11/3447 G06F11/3457

    Abstract: 本发明在不在迁移目的地执行环境中执行系统的情况下认识到在迁移目的地的执行环境中的系统的瓶颈。操作管理设备(100)包括相关模型存储单元(112)和预测模型生成单元(105)。相关模型存储单元(112)存储指示在第一处理系统中执行预定程序处理时的一个或多个度量的每一对的相关性的相关模型(260)。预测模型生成单元(105)通过使用在第一处理系统和第二处理系统中执行规定基准处理时所获得的基准性能来校正第一处理系统的相关模型(260),由此生成用于在第二处理系统中执行规定程序处理时的相关模型的预测模型(370)。

    加速器异常的处理方法及装置

    公开(公告)号:CN106126402A

    公开(公告)日:2016-11-16

    申请号:CN201610423313.7

    申请日:2016-06-14

    Inventor: 付团结 张弘

    CPC classification number: G06F11/3457 G06F11/3476

    Abstract: 本发明公开了一种加速器异常的处理方法及装置。其中,该方法包括:在获得加速器异常运行的触发消息时,获取加速器的运行日志文件;对运行日志文件进行解析,获取应用程序描述信息;根据应用程序描述信息向远程的测试端发送模拟验证请求,调用测试端对应用程序进行模拟加速验证;获取测试端反馈的验证结果。本发明解决了相关技术中需要采用人工方式处理应用程序加速异常,操作复杂度较高、处理效率较低的技术问题。

    模拟装置、方法以及程序

    公开(公告)号:CN103154890B

    公开(公告)日:2016-04-13

    申请号:CN201080069496.8

    申请日:2010-10-12

    Abstract: 能够高速且高精度地执行对流水线处理进行控制的CPU的性能模拟。模拟装置(1)的代码变换部(11)在目标CPU执行程序时以分割后的各块检测受到外部环境影响的外部依赖指令,预测外部依赖指令的执行结果,并模拟预测结果下的指令执行,根据其模拟结果来生成编入了性能模拟用代码的主代码。模拟执行部(12)利用主代码针对程序的预测结果下的指令执行进行性能模拟,当在执行中外部依赖指令的执行结果与预测结果的设定不同时,使用在该指令前后执行的指令的执行时间等对预测结果下的指令的执行时间进行修正。模拟信息收集部(13)收集并输出性能模拟信息。

Patent Agency Ranking