一种信息处理方法和电子设备

    公开(公告)号:CN105677247A

    公开(公告)日:2016-06-15

    申请号:CN201511032482.X

    申请日:2015-12-31

    CPC classification number: G06F3/0622 G06F3/0637 G06F13/282

    Abstract: 本发明提供了一种信息处理方法及电子设备,其中方法包括:检测所述电子设备存储单元对设备总线的访问请求;解析所述访问请求,从所述访问请求中提取所述控制单元所要访问的目的操作信息;基于所述访问请求的操作信息,确定所述访问请求的类型;其中,所述访问请求的类型包括有授权访问请求、以及未授权访问请求;基于所述访问请求的类型,确定针对所述访问请求的处理方式。

    一种EDMA控制器分离式并行数据通道的设计方法

    公开(公告)号:CN104536921A

    公开(公告)日:2015-04-22

    申请号:CN201510024762.X

    申请日:2015-01-19

    CPC classification number: G06F13/282

    Abstract: 本发明提供了一种EDMA控制器分离式并行数据通道的设计方法,本发明的显著特征在于通过将EDMA控制器中功能进行分离,通过将EDMA中参数随机访问存储器功能和快速直接存储访问功能进行逻辑分离,为每部分功能分配独立的数据通道,数据通道支持读写并行操作,这样通过数据通道的并行性可以保证EDMA中QDMA模式的快速数据传输不被堵塞,读写操作的并行保证请求的快速执行,并且增加预处理功能,减少错误请求的时间成本。

    具有DMA能力的USB主机控制器

    公开(公告)号:CN100414523C

    公开(公告)日:2008-08-27

    申请号:CN200480012770.2

    申请日:2004-05-12

    CPC classification number: G06F13/282 G06F13/385

    Abstract: 一种用于USB系统的嵌入式主机控制器,所述USB系统包括处理器和关联的系统存储器,所述主机控制器包括DMA控制器,为了从所述关联的系统存储器中获取数据,所述主机控制器将开始地址和块长度发送到所述DMA控制器,收到从所述主机控制器发送的开始地址和块长度之后,所述DMA控制器从所述关联的系统存储器中获取所指示的数据。其优点在于,该嵌入式主机控制器可用于不同的主机微处理器,而不必假设PCI功能是可用的。

    动态存储器刷新和奇偶校验电路

    公开(公告)号:CN86100445A

    公开(公告)日:1987-02-11

    申请号:CN86100445

    申请日:1986-02-14

    Abstract: 一电路用于和微处理器相结合后刷新,检测和纠正存入动态存储器中的数据信号。该电路用一个直接存储器存取控制器,将动态存储器上的连续单元的数据传送到一不存在的外设上。由于数据传送而出现在数据总线上的数据信号,被送到一奇偶校验电路,该电路用于在检测到数据信号上的奇偶错误时,向微处理器发出一中断信号。然后,微处理器执行数据恢复程序,其中存储在非易失性存储器中的数据的正确版本,在微处理器的控制下被传送到动态存储器中。因此,动态存储器中的数据信号的奇偶错误就在微处理器读取之前被改正了。

    一种芯片系统
    5.
    发明公开

    公开(公告)号:CN106557442A

    公开(公告)日:2017-04-05

    申请号:CN201510629545.3

    申请日:2015-09-28

    Inventor: 王南飞

    CPC classification number: G06F13/282

    Abstract: 本发明提供了一种芯片系统,包括:中央处理器、程序数据总线、系统总线、闪存控制器、静态随机存储器、内存控制器、直接存储访问单元以及闪存芯片;其中,所述中央处理器通过所述程序数据总线与所述闪存控制器相连接;所述直接存储访问单元与所述中央处理器均通过所述系统总线,与所述闪存控制器和所述内存控制器相连接;所述闪存控制器分别与所述静态随机存储器和所述闪存芯片相连接。通过本发明实施例提供的芯片系统能够提升整个系统的运行效率。

    面向数据报文处理的缓冲区及使用方法

    公开(公告)号:CN105045737A

    公开(公告)日:2015-11-11

    申请号:CN201510268781.7

    申请日:2015-05-25

    CPC classification number: G06F13/282 G06F12/0848

    Abstract: 本发明公开了一种面向数据报文处理的缓冲区及使用方法,所述方法包括中央处理器接收数据报文,通过存储器直接访问控制器将所述数据报文存储在接收缓冲区中;对所述接收缓冲区中数据报文进行处理,获得处理后的数据报文;将所述处理后的数据报文存储在发送缓冲区中,通过存储器直接访问控制器将所述处理后的数据报文发送出去。本发明将硬件缓冲区、发送缓冲区和接收缓冲区放在一起,在初始化时一次性分配,减少了内存拷贝次数,减少内存管理的开销,提高了系统性能。同时,在数据处理的过程中,CPU基本不参与缓冲的管理工作,全部由硬件来实现,大大简化了数据处理的流程。

    一种基于海量数据的波形再现技术

    公开(公告)号:CN104572527A

    公开(公告)日:2015-04-29

    申请号:CN201410828702.9

    申请日:2014-12-29

    CPC classification number: G06F13/282

    Abstract: 本发明涉及一种基于海量数据的波形再现技术,DMA控制模块从PCI总线上将可自由扩展存储量硬盘上的海量数据通过“乒、乓”缓冲的形式导入到电路板双口RAM,数据传送同时处理器可以执行常规处理任务,CLK时钟产生器产生可编程采样率时钟控制实现变采样率波形输出,D/A控制模块根据输出时钟频率将双口RAM数据以一定频率输入到D/A数据总线上并可控制D/A的启动和停止,增益控制模块控制D/A输出信号的强度,实现提供带有环境特性的高逼真模拟信号,达到海量数据的变速以及高采样率波形再现。

    电子设备中OSD界面上实现动态图标显示控制的系统及方法

    公开(公告)号:CN104346029A

    公开(公告)日:2015-02-11

    申请号:CN201310332279.9

    申请日:2013-08-01

    Inventor: 张铆 计艳

    CPC classification number: G06F3/04842 G06F13/282

    Abstract: 本发明涉及一种电子设备中的在屏显示OSD界面上实现动态图标显示控制的系统,其中包括一个存放待显示的图标的所有数据的外部存储模块、一个图标库内存模块和一个图标控制模块,所述的图标库内存模块与所述的外部存储模块相连接,所述的OSD界面的控制单元通过该图标控制模块读取所述的图标库内存模块中的图标数据。本发明还涉及一种基于所述的系统在电子设备中的在屏显示OSD界面上实现动态图标显示控制的方法。采用该种结构的电子设备中的在屏显示OSD界面上实现动态图标显示的系统及方法,可以实现利用小容量显示缓冲存储器即可在电子设备中的在屏显示OSD界面上显示动态图标、结构简单、使用方便、应用范围广泛。

Patent Agency Ranking