公开(公告)号：CN108874577A

公开(公告)日：2018-11-23

申请号：CN201810400609.6

申请日：2018-04-28

申请人： 三星电子株式会社

发明人： 牛迪民 ,  张牧天 ,  郑宏忠

IPC分类号： G06F11/10 ,  G11C29/42

CPC分类号： G06F11/1044 ,  G06F11/1048 ,  G06F13/4239 ,  G11C29/42

摘要： 描述了一种编解码装置及用于编解码的方法。所述编解码装置可包括：第一编码器，使用基本数量的比特产生第一码；第二编码器，使用补充数量的比特产生第二码。第二码与第一码一起可比单独的第一码更健壮。存储在存储装置中的模式寄存器可指定针对第二编码器的开关是断开还是闭合：第一编码器始终被使用。

公开(公告)号：CN107015929A

公开(公告)日：2017-08-04

申请号：CN201610971039.7

申请日：2016-10-28

申请人： 三星电子株式会社

发明人： 南炳佑 ,  权成南 ,  金在燮 ,  李宗烈

IPC分类号： G06F13/16

CPC分类号： G06F13/4282 ,  G06F13/1642 ,  G06F13/1689 ,  G06F13/4239 ,  G06F2213/0024

摘要： 至少一个示例实施例提供了在储存设备中传送请求的方法。该方法包括：生成与异步事件请求命令对应并且具有挂钟时间请求的异步命令完成；接收具有时间戳的设置特征命令，该设置特征命令对应于异步命令完成；以及使用时间戳来更新挂钟时间。

公开(公告)号：CN106164881A

公开(公告)日：2016-11-23

申请号：CN201380073056.3

申请日：2013-03-15

申请人： 英特尔公司

发明人： R·白里克 ,  S·A·赫哈特 ,  J·斯里拉姆 ,  T·施佩斯曼 ,  R·L·哈德森

IPC分类号： G06F13/14 ,  G06F13/16

CPC分类号： G06F9/5083 ,  G06F9/505 ,  G06F13/4239

摘要： 工作窃取器设备包含确定模块。确定模块确定从第一类型的第一硬件计算单元窃取工作用于不同于第一类型的第二类型的第二硬件计算单元。该工作在第一工作队列中排队，第一工作队列对应于第一硬件计算单元并且将被存储在由第一和第二硬件计算单元共享的共享存储器中。同步工作窃取器模块通过对第一工作队列的同步存储器存取来窃取工作。同步存储器存取将相对于对来自第一硬件计算单元的第一工作队列的存储器存取同步。

公开(公告)号：CN103988192A

公开(公告)日：2014-08-13

申请号：CN201280061408.9

申请日：2012-12-13

申请人： 超威半导体公司

发明人： 詹姆士·奥康纳 ,  亚伦·尼格伦 ,  安瓦尔·卡谢穆 ,  沃伦·克鲁格 ,  布赖恩·布莱克

IPC分类号： G06F13/42

CPC分类号： G06F13/4239 ,  Y02D10/14 ,  Y02D10/151

摘要： 本文提供一种用于提供和分析统一数据信令的方法和系统，其包括：设定或分析单个指示符信号的状态；产生或分析多个数据位的数据模式；以及基于所述单个指示符信号的所述状态和所述多个数据位的所述模式，用信号通知或确定数据总线反转已应用于所述多个数据位或所述多个数据位中毒。

公开(公告)号：CN102609378A

公开(公告)日：2012-07-25

申请号：CN201210016351.2

申请日：2012-01-18

申请人： 中国科学院计算技术研究所

发明人： 陈明宇 ,  阮元 ,  崔泽汉 ,  陈荔城 ,  黄永兵 ,  陈明扬

IPC分类号： G06F13/16 ,  G06F12/08

CPC分类号： G06F13/1673 ,  G06F13/4239

摘要： 一种消息式内存访问装置及其访问方法，包括：消息式命令总线，用于传输CPU生成的消息式访存指令，指示内存系统完成相应操作；消息式内存控制器，用于将CPU的请求包装成消息包发送给存储模块，并解析存储模块返回的消息包将数据返给CPU；消息通道，用于请求和应答消息包传送的通路；存储模块，含有缓冲调度器，用于接收消息式内存控制器的请求包，完成相应的请求。

公开(公告)号：CN101221540B

公开(公告)日：2012-01-25

申请号：CN200810001771.7

申请日：2008-01-08

申请人： 国际商业机器公司

发明人： R·莱格哈文

IPC分类号： G06F13/16 ,  G06F15/167

CPC分类号： G06F13/4239

摘要： 本发明提供了一种用于减少存储器访问时延的计算机实现的方法、数据处理系统，以及计算机可用程序代码。存储控制器接收存储器访问请求并且确定与所述存储器访问请求关联的地址是否落在多个成对的存储器地址范围寄存器的地址范围之内。响应于所述地址落在所述地址范围之一内，所述存储控制器确定与所述地址范围关联的使能位是否被设置成1。响应于所述使能位被设置成1，所述存储控制器将所述存储器访问请求标记为高优先级请求并且将所述高优先级请求置于请求队列上。调度器接收对于存储体空闲的指示。所述调度器确定高优先级请求是否出现在所述请求队列中，并且如果出现的话，则向所述空闲存储体发送最早的高优先级请求。

公开(公告)号：CN101025711B

公开(公告)日：2011-04-13

申请号：CN200710079142.1

申请日：2007-02-14

申请人： 三星电子株式会社

发明人： 俞在革 ,  尹松虎

IPC分类号： G06F12/00

CPC分类号： G06F13/4239

摘要： 提供一种控制闪存的设备和方法，更具体地说，提供这样一种控制闪存的设备和方法：当闪存的类型改变时，更新存储在预定易失性存储器中的闪存的控制信息，并使用更新的控制信息来控制改变的闪存。所述设备包括：闪存，存储它自己的控制信息；第一存储器，存储用于控制闪存的编程代码；控制单元，通过将控制信息分配给编程代码来产生用于控制闪存的控制代码；以及收发器，发送控制代码。

公开(公告)号：CN101944073A

公开(公告)日：2011-01-12

申请号：CN200910179541.4

申请日：2009-09-28

申请人： 联发科技股份有限公司

发明人： 林子杰 ,  陈宏庆 ,  陈友麒

IPC分类号： G06F13/18

CPC分类号： G06F13/4239

摘要： 本发明提供一种控制存储系统的方法及其存储系统，其中控制存储系统的方法包括：多个非易失性存储器单元；输入/输出总线，由存储器单元所共享，用于对每个存储器单元传送信息以执行操作，操作具有高优先级别周期和低优先级别周期中的至少一个；以及控制器，当低优先级别周期与高优先级别周期重叠时暂停低优先级别周期，首要操作高优先级别周期，在高优先级别周期完毕后继续被暂停的所述低优先级别周期。因此，通过本发明更有效的利用了输入/输出总线。

公开(公告)号：CN1932780B

公开(公告)日：2010-06-16

申请号：CN200610144723.4

申请日：2006-09-08

申请人： 索尼株式会社

发明人： 下里努 ,  泽井淳 ,  原雅明

IPC分类号： G06F12/02 ,  G06F12/08

CPC分类号： G06F13/4239

摘要： 本发明可适用于对记录介质中的数据记录进行控制的记录控制装置。对于写入错误，可通过较少的缓冲存储器进行高速处理。在构成闪存的多个块中的块(A)中，从最前页顺序地记录数据的情况下，由于在作为从块(A)的最前开始的第40页的(p40)中发生写入错误，块(A)变成缺陷块时，控制闪存的存储器控制部使块(A)的(p40)之后的数据临时存储在作为保存块的块(C)中。

公开(公告)号：CN101206911A

公开(公告)日：2008-06-25

申请号：CN200710199176.4

申请日：2007-12-18

申请人： 英特尔公司

发明人： C·H·郑 ,  S·卡雷纳哈里 ,  Z·博金

IPC分类号： G11C7/10 ,  G06F13/14

CPC分类号： G06F13/4239

摘要： 本发明公开了一种方法、装置和系统。在一个实施例中，所述方法在至少一个互连中的第一互连上从存储器接收数据，从所述存储器接收源同步数据选通，根据所接收的数据选通创建至少一个标称、提前和延迟的补偿数据选通，使用所述标称、提前或延迟的补偿数据选通来锁存所接收的数据，将所述锁存数据输出到所述至少一个互连中的一个或多个上。