-
公开(公告)号：CN107533532A
公开(公告)日：2018-01-02
申请号：CN201680025788.9
申请日：2016-03-02
CPC分类号： G06F15/7842 , G06F11/0739 , G06F11/0757 , G06F11/27 , G06F13/4072 , G06F15/7814
摘要： 一种访问包括内燃机的车辆的微控制器（104）的至少一个诊断模块（126）的方法，所述微控制器（104）此外包括输入/输出总线（106）、耦合到输入/输出总线（106）的接口模块（120）以及微处理器（105），其特征在于所述方法包括以下步骤：a)读取至少一个数据帧（200），b)读取标识码（210），c)读取包含在存储器（124）中的参考标识数据（131），d)将所读取的参考标识数据（131）与包含在数据帧（200）中的标识数据（212）进行比较。
-
公开(公告)号：CN1300700C
公开(公告)日：2007-02-14
申请号：CN01802253.7
申请日：2001-06-18
申请人： M-系统快闪盘开拓者公司
CPC分类号： G06F15/7814 , G11C2216/20
摘要： 一个使得能同时应用非易失性存储器进行代码执行及数据存储/处理的系统和方法，包括一个能够支持自动挂起和恢复操作的硬件装置。该装置要求挂起逻辑电路和恢复逻辑电路(26和27)集成到一个芯片硬件上，或以能和芯片一起操作的任何方式配置逻辑芯片。本系统和方法使得一闪存芯片(24)能够在其进行擦除/编程操作的同时进行代码执行，以避免通常会引起系统毁坏的冲突。这通过感应芯片的操作状态和CPU/总线(20)的活动，以及命令闪存设备在适当时机挂起和/或恢复编程/擦除操作，以免与读请求相冲突来实现。
-
公开(公告)号：CN1362674A
公开(公告)日：2002-08-07
申请号：CN01143298.5
申请日：2001-12-26
申请人： 夏普公司
发明人： 后吕忠广
IPC分类号： G06F13/10
CPC分类号： G06F15/7814
摘要： 包括多个外围电路的一种微型计算机有一个连接电路,它能够通过执行一个程序来控制这些外围电路的互连。这样做能够实现智能外围电路功能,比如跟专用微型计算机而不是通用微型计算机有关的那些,而不需要特殊制造技术或者工艺,或者花费很长的时间来开发专用微型计算机。
-
公开(公告)号：CN1298501A
公开(公告)日：2001-06-06
申请号：CN99805519.0
申请日：1999-03-02
申请人： 爱特梅尔股份有限公司
CPC分类号： G11C16/08 , G06F9/30043 , G06F9/30101 , G06F9/3012 , G06F9/30138 , G06F9/32 , G06F9/342 , G06F15/7814 , G11C11/005 , G11C16/0433 , G11C16/0441 , G11C16/10 , G11C2216/14 , G11C2216/22
摘要： 一种微控制器(1),具有特殊功能寄存器,在运行中在内部存储器与外部存储器之间作出内部选择。两个数据指针(41、43)与特殊功能寄存器相结合导致四个有效快速参考位置。内部存储器(67)由一个存储器模块组成,它具有再划分为数据存储器存储(37)和代码存储器存储(35)的阵列,以及具有使代码存储器存储与数据存储器存储有选择地隔离的一排传递器件(73)。本存储器(67)能够同时进一步支持在从代码存储器存储(35)读出的同时向数据存储器存储(37)的写入。
-
公开(公告)号：CN1251185A
公开(公告)日：2000-04-19
申请号：CN98803701.7
申请日：1998-03-13
申请人： 爱特梅尔股份有限公司
发明人： V·沃伦 , 阿尔夫-埃杰尔·博根 , G·米克勒沃尔 , J·D·布赖恩特
IPC分类号： G06F15/00
CPC分类号： G06F15/7814
摘要： 基于RISC的八位微控制器(图1)包括八位寄存器堆(20),它除了有通用八位ALU(22)外还具有一专用算术逻辑单元ALU(ALU2)。寄存器堆还包括组合装置(16),用于组合一对寄存器以提供间接寻址用的十六位逻辑寄存器。专用ALU是十六位ALU,为寄存器对提供一定的算术功能,由此减轻了加在通用八位ALU上的计算负担。本发明的另一个特征是包括页面寄存器(RAMPx,y,z),他们与十六位逻辑寄存器的内容(14’)组合来提供更大的寻址范围。本发明的八位微控制器的另一个特点是用一条指令直接读/写寄存器堆内任何一位的位置。这就避免了现有技术的微控制器需要进行的各种加载、移位和/或掩蔽操作。
-
公开(公告)号：CN1033293C
公开(公告)日：1996-11-13
申请号：CN85109704
申请日：1985-12-27
申请人： 索尼公司
发明人： 渡辺信久
IPC分类号： G06F13/10
CPC分类号： G06F15/7814
摘要： 一种新型微处理机结构可以很容易地同各种外围设备连接。这种微处理机一般是由一个单片机核心、一个RAM、一个ROM和一个输入/输出选件制成的。RAM连接在该单片机核心的一个界面，而ROM连接在该单片机核心的相对的另一个界面。输入/输出选件连接在单片机核心的第三界面和平行的RAM、ROM的界面。输入/输出选件是适合于连接各种外围设备。单片机核心包含有CPU和通常用于形成一个完整的微处理机的其它部份。这公共的部份可以包括一个便于外围设备访问CPU的RAM地址寄存器。
-
公开(公告)号：CN103858115B
公开(公告)日：2018-04-27
申请号：CN201280049693.2
申请日：2012-09-14
申请人： 密克罗奇普技术公司
CPC分类号： G06F3/05 , G06F1/04 , G06F15/7814
摘要： 本发明揭示一种微控制器，其包含中央处理单元CPU；多个外围设备单元；及外围设备触发产生器，其包括用户可编程的状态机，其中所述外围设备触发产生器经配置以接收多个输入信号，且可取决于所述输入信号中的至少一者而经编程以使时序功能自动化，且产生至少一个输出信号。
-
公开(公告)号：CN107133192A
公开(公告)日：2017-09-05
申请号：CN201710328288.9
申请日：2017-05-11
申请人： 北方电子研究院安徽有限公司
CPC分类号： G06F15/7814 , G06F9/4812 , H03K21/38
摘要： 本发明公开了一种SoC系统中的高速输入器和脉冲计数器电路，包括高速输入管脚、触发器缓冲、事件输入跳变检测器、时钟分频器、定时器、用于存储高速输入事件时间信息的先进先出队列FIFO1、用于存储记录设定周期时间内的脉冲计数个数的先进先出队列FIFO2、脉冲计数器和内部中断处理模块。本发明通过SoC系统中的处理器核的中断功能实现对外部高速输入管脚的时间信息的读取和处理，并实现配置时间内对输入脉冲个数计数和读取，具有占用面积小，使用资源少，节约成本等优点。
-
公开(公告)号：CN103842930B
公开(公告)日：2017-05-24
申请号：CN201280047761.1
申请日：2012-09-12
申请人： 密克罗奇普技术公司
CPC分类号： G06F1/14 , G06F1/3243 , G06F1/3287 , G06F15/7814 , G06F15/7853 , Y02D10/152 , Y02D10/171
摘要： 一种微控制器具有中央处理单元CPU、多个外围装置及可编程调度器单元，所述可编程调度器单元具有：定时器，其由独立时钟信号定时；比较器，其与所述定时器的定时器寄存器耦合且具有产生输出信号的输出；事件寄存器，其与所述比较器耦合；差量时间寄存器；及算术逻辑单元，其受所述比较器的所述输出信号控制且具有第一输入及第二输入以及输出，其中所述第一输入与所述定时器寄存器或所述事件寄存器耦合，且所述第二输入与所述差量时间寄存器耦合，且所述输出与所述事件寄存器耦合。
-
公开(公告)号：CN106354692A
公开(公告)日：2017-01-25
申请号：CN201610777409.3
申请日：2016-08-30
申请人： 工业和信息化部电子第五研究所
IPC分类号： G06F15/78
CPC分类号： G01R31/14 , G06F15/7814 , G06F2015/763
摘要： 本发明涉及一种面向SoC的片上TDDB退化监测及失效预警电路，控制电路模块将Q1、Q0信号转化为开关状态控制信号输出至TDDB性能退化数字转化模块；TDDB性能退化数字转化模块内的第一MOS管电路的MOS管处于电源电压的应力状态下，第二MOS管电路的MOS管处于非应力状态下；第一MOS管电路和第二MOS管电路在开关状态控制信号的控制下，分别输出第一频率值和第二频率值至输出选择模块；输出选择模块将TDDB性能退化数字转化模块输出的第一频率值输出至计数器B中进行记录，或者将第二频率值输出至计数器A中进行记录；计数器模块通过比较第一频率值与第二频率值确定TDDB性能的退化量。本发明的结构简单，输出可监测TDDB性能退化过程，能够对TDDB性能进行准确预警。
-
-
-
-
-
-
-
-
-
搜索结果
40 条记录 (耗时 0.013 秒)
