公开(公告)号：CN105405464B

公开(公告)日：2019-08-02

申请号：CN201510555667.2

申请日：2015-09-02

申请人： 株式会社东芝

发明人： 白川政信 ,  二山拓也 ,  阿部健一

IPC分类号： G11C16/10 ,  G11C16/26 ,  G11C16/14 ,  G11C16/06

CPC分类号： G06F12/0811 ,  G06F12/0868 ,  G06F2212/283 ,  G11C8/08 ,  G11C11/5628 ,  G11C11/5635 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/16 ,  G11C16/26 ,  G11C16/30 ,  G11C29/021 ,  G11C29/028 ,  G11C2029/1202

摘要： 本发明的实施方式提供一种数据的可靠性更高的半导体存储装置。实施方式的半导体存储装置(100)包括存储器单元阵列(111)、多条字线、以及控制电路(120)。存储器单元阵列(111)具备多个存储器串(114)，且多个存储器串(114)的各个具有串联连接的多个存储器单元。多条字线共通连接在多个存储器串(114)。控制电路(120)对包含连接在多条字线的各者的多个存储器单元的页面控制写入动作及读出动作。控制电路(120)对在存储器串(114)流通的单元电流进行测定，且基于单元电流的测定结果修正对字线所施加的写入电压。

公开(公告)号：CN109256164A

公开(公告)日：2019-01-22

申请号：CN201811314135.X

申请日：2014-01-15

申请人： 赛普拉斯半导体公司

发明人： 莱恩·希洛斯 ,  伊葛·葛兹尼索夫 ,  范卡特拉曼·普拉哈卡 ,  卡韦赫·沙克里 ,  波格丹·乔盖斯库

IPC分类号： G11C16/04 ,  G11C16/08 ,  G11C16/10 ,  G11C16/30 ,  G11C16/34

CPC分类号： G11C16/3427 ,  G11C11/34 ,  G11C16/0408 ,  G11C16/0466 ,  G11C16/08 ,  G11C16/10 ,  G11C16/30

摘要： 本申请涉及降低非易失性存储器单元中的编程干扰的方法。提供了一种非易失性存储器和多种对其操作以降低干扰的方法。在一个实施方式中，该方法包括将第一正的高压耦合到存储器单元的阵列的第一行中的第一全局字线，并且将第二负的高压(V负)耦合到阵列的第一列中的第一位线以将偏压施加到所选择的存储器单元中的非易失性存储器晶体管来对所选择的存储器单元编程。具有小于V负的幅值的容限电压耦合到阵列的第二行中的第二全局字线，并且抑制电压耦合到阵列的第二列中的第二位线以降低施加到未被选择的存储器单元中的非易失性存储器晶体管的偏压来降低由于编程引起的在未被选择的存储器单元中编程的数据的编程干扰。

公开(公告)号：CN109213688A

公开(公告)日：2019-01-15

申请号：CN201810555204.X

申请日：2018-06-01

申请人： 英特尔公司

发明人： U.西齐利亚尼 ,  G.G.马罗塔 ,  T.瓦利 ,  L.德桑蒂斯 ,  A.马塞罗拉 ,  V.莫什西亚诺 ,  L.皮洛利 ,  G.桑廷 ,  M.因卡尔纳蒂

IPC分类号： G06F12/02 ,  G11C16/08 ,  G11C16/10

CPC分类号： G06F12/0238 ,  G06F12/0246 ,  G06F12/04 ,  G06F12/0802 ,  G06F12/1009 ,  G06F2212/1024 ,  G06F2212/7201 ,  G06F2212/7202 ,  G06F2212/7203 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/06 ,  G11C16/10 ,  G11C16/26 ,  G11C2211/5641 ,  G11C16/08

摘要： 本发明涉及存储器设备中的读取和编程操作。描述了用于可操作以对存储器设备中的存储器单元进行编程的存储器设备的技术。存储器设备可以包括多个存储器单元和存储器控制器。存储器控制器可以接收数据页。存储器控制器可以将数据页分割成数据段的组。存储器控制器可以将数据段的组编程到所述多个存储器单元中的与禁止瓦片组（ITG）相关联的存储器单元。可以使用与ITG相关联的存储器单元中的每个中包括的所有位对针对数据页的数据段的组进行编程。

公开(公告)号：CN109147852A

公开(公告)日：2019-01-04

申请号：CN201810155558.5

申请日：2018-02-23

申请人： 爱思开海力士有限公司

发明人： 李奎林 ,  金荣均

IPC分类号： G11C16/14 ,  G11C16/08 ,  G11C16/34 ,  G06F3/06

CPC分类号： G11C16/105 ,  G06F11/1016 ,  G06F11/1048 ,  G06F12/0246 ,  G06F2212/1016 ,  G06F2212/1032 ,  G06F2212/7208 ,  G06F2212/7211 ,  G11C7/1006 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/26 ,  G11C2216/16 ,  G11C16/14 ,  G06F3/0614 ,  G06F3/064 ,  G06F3/065 ,  G06F3/0679 ,  G11C16/08 ,  G11C16/3404

摘要： 本发明公开一种控制器，其控制包括多个存储块的半导体存储器装置。控制器可以包括控制器控制单元和存储单元。控制器控制单元将多个存储块中的原始存储块的读取的次数与预定的复制生成参考值进行比较，确定是否要生成存储在原始存储块中的原始数据的复制数据，并生成对应于确定的命令。存储单元存储复制生成参考值和关于原始存储块的地址信息。

公开(公告)号：CN109065090A

公开(公告)日：2018-12-21

申请号：CN201810757347.9

申请日：2018-07-11

申请人： 长鑫存储技术有限公司

发明人： 不公告发明人

IPC分类号： G11C16/08 ,  G11C16/24

CPC分类号： G11C16/08 ,  G11C16/24

摘要： 本发明提供一种灵敏放大器及应用其的存储装置和时序控制方法，该灵敏放大器包括：连接于第一字线和位线的第一存储单元；连接于伪字线和预充信号线的第一降压单元，它通过位线连接于第一存储单元，用于在电荷分享阶段与第一存储单元以及位线上的寄生电容进行电荷分享，以使位线上的电压从预充电压下降至第一电压；连接于第二字线和反位线的第二存储单元；连接于伪字线和预充信号线的第二降压单元，它通过反位线连接于第二存储单元，用于在电荷分享阶段，与反位线上的寄生电容进行电荷分享，以使反位线上的电压从预充电压下降至第二电压，其中，在电荷分享阶段，预充信号线和第二字线关闭，第一字线和伪字线开启，本发明可以提高电路灵敏度。

公开(公告)号：CN109062830A

公开(公告)日：2018-12-21

申请号：CN201810869979.4

申请日：2018-08-02

申请人： 中国科学院微电子研究所

发明人： 张黄鹏 ,  王颀 ,  霍宗亮 ,  叶甜春

IPC分类号： G06F13/16 ,  G11C16/08 ,  G11C16/24

CPC分类号： G06F13/1668 ,  G11C16/08 ,  G11C16/24

摘要： 本发明公开了一种非易失性存储器的控制系统，所述非易失性存储器包括：位线驱动模块；所述控制系统包括：算法状态机和时序处理模块；其中，所述算法状态机用于输出目标序列码；所述时序处理模块用于依据所述目标序列码控制所述位线驱动模块的时序。该控制系统通过算法状态机负责处理算法，并输出目标序列码；通过时序处理模块处理目标序列码，以控制位线驱动模块的时序；算法状态机和时序处理模块的处理过程和通信过程都十分简单，通过对控制系统进行层次化结构的设计极大程度的降低设计复杂度。并且，当需要修改时序时，只需更改算法状态机输出的目标序列码即可，从而提高时序修改的灵活性。

公开(公告)号：CN108962318A

公开(公告)日：2018-12-07

申请号：CN201810413236.6

申请日：2018-05-03

申请人： 上海华虹宏力半导体制造有限公司

发明人： 杨光军

IPC分类号： G11C16/08 ,  G11C16/24 ,  G11C16/34

CPC分类号： G11C16/24 ,  G11C16/08 ,  G11C16/3422

摘要： 本发明公开了一种EEPROM阵列，由多个存储单元进行行列排列而成；同一行的各存储单元具有如下结构：相邻的多个存储单元组成一个字节单元且同一行中包括多个字节单元；同一行的各字节单元对应的存储单元的控制栅都连接到同一行对应的第一字线；同一行的各字节单元对应的存储单元的选择栅都连接到同一行对应的第二字线；各字节单元之间设置有字线切换电路；各字线切换电路的控制端连接字节列选择线，输入端连接对应的字节列字线，输出端连接第二字线；字节列选择线选中时字线切换电路导通。本发明还公开了一种EEPROM阵列的操作方法。本发明成本低且可靠性高。

公开(公告)号：CN108806751A

公开(公告)日：2018-11-13

申请号：CN201710279686.6

申请日：2017-04-26

申请人： 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

发明人： 叶晓 ,  金凤吉

IPC分类号： G11C16/22 ,  G11C16/08 ,  G11C16/10 ,  G11C16/24

CPC分类号： G11C16/3427 ,  G11C11/5628 ,  G11C16/0433 ,  G11C16/10 ,  H01L27/11519 ,  H01L27/11521 ,  G11C16/22 ,  G11C16/08 ,  G11C16/24

摘要： 本申请公开了一种多次可程式闪存单元阵列及其操作方法、存储设备，涉及闪存技术领域。该阵列包括m×n个多次可程式闪存单元；m≥1，n≥1，且m和n为整数；多次可程式闪存单元包括衬底以及位于衬底上的第一和第二选择晶体管、第一和第二浮栅晶体管；第一浮栅晶体管的源极连接至第一选择晶体管的漏极，第一浮栅晶体管的漏极连接至第二浮栅晶体管的漏极，第二浮栅晶体管的源极连接至第二选择晶体管的漏极，第j列多次可程式闪存单元中第一和第二浮栅晶体管的控制栅连接至第j条字线，其中1≤j≤m；其中，第一和第二选择晶体管的源极均连接至共源极线；第i行多次可程式闪存单元中第一浮栅晶体管的漏极连接至第i条位线，1≤i≤n。

公开(公告)号：CN108630251A

公开(公告)日：2018-10-09

申请号：CN201710700270.7

申请日：2017-08-16

申请人： 东芝存储器株式会社

发明人： 泷泽和孝 ,  小岛庆久 ,  黑田纯夫 ,  新岛雅章

IPC分类号： G11C7/04 ,  G06F13/16

CPC分类号： G11C7/04 ,  G06F13/00 ,  G11C7/22 ,  G11C16/08 ,  G11C16/10 ,  G11C16/20 ,  G11C16/26 ,  G11C16/32 ,  G11C16/3418 ,  G11C16/3459

摘要： 一种控制存储器装置的控制系统。本发明的实施方式提供一种控制更高性能的存储器装置的控制系统。一个实施方式的控制存储器装置的控制系统包含：具有第1单元晶体管的存储器装置和控制器。控制器构成为：保持与向第1单元晶体管写入时的存储器装置的温度相关联的第1温度的信息，获知存储器装置的第2温度，从多个调整值中决定基于第1温度以及第2温度的组合的1个调整值，向存储器装置指示：将基于所决定的调整值和第1值的值用于第1参数，读取第1单元晶体管的数据。

公开(公告)号：CN108475681A

公开(公告)日：2018-08-31

申请号：CN201680076473.7

申请日：2016-12-19

申请人： 桑迪士克科技有限责任公司

发明人： 小川裕之 ,  F.富山 ,  T.有木

IPC分类号： H01L27/11519 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/11575 ,  H01L27/11578

CPC分类号： G11C16/08 ,  G11C5/025 ,  G11C8/10 ,  G11C16/0483 ,  H01L23/5226 ,  H01L23/5283 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582

摘要： 三维存储器器件的总芯片区域可以采用设计布局来减少，该布局中字线解码器电路形成在存储器堆叠体结构的阵列底下。在字线和字线解码器电路之间的互连可以通过形成分立字线接触通孔结构来提供。分立字线接触通孔结构可以通过采用具有重叠开口区域的多个蚀刻的集合来形成，并且用于蚀刻不同数量的绝缘层和导电层对，由此避免了形成具有阶梯式表面的阶梯区域的需求。至少一个导电互连结构的集合可以用于将垂直电接触提供到字线解码器电路。位线驱动器还可以形成在存储器堆叠体结构的阵列底下以提供较大的面积效率。