用于存储器的除法运算
    1.
    发明授权

    公开(公告)号:CN105814637B

    公开(公告)日:2018-06-26

    申请号:CN201480067273.6

    申请日:2014-11-04

    发明人: 凯尔·B·惠勒

    IPC分类号: G11C8/06 G11C7/10

    摘要: 本发明的实例提供用于执行存储器中的除法运算的设备及方法。实例设备包括:第一地址空间,其包括耦合到感测线及第一数目个选择线的第一数目个存储器单元,其中所述第一地址空间存储被除数值。第二地址空间包括耦合到所述感测线及第二数目个选择线的第二数目个存储器单元,其中所述第二地址空间存储除数值。第三地址空间包括耦合到所述感测线及第三数目个选择线的第三数目个存储器单元,其中所述第三地址空间存储余数值。感测电路可经配置以接收所述被除数值及所述除数值,将所述被除数值除以所述除数值,且将余数结果存储于所述第三数目个存储器单元中。

    半导体器件
    7.
    发明公开

    公开(公告)号:CN107391082A

    公开(公告)日:2017-11-24

    申请号:CN201710286489.7

    申请日:2017-04-27

    发明人: 佐野启一郎

    IPC分类号: G06F5/01

    摘要: 本发明提供一种半导体器件。当由软件执行浮点数据和整数数据的数值类型的转换运算时,CPU的负荷变重。该半导体器件包括存储器、耦合到存储器的总线、耦合到所述总线的总线主设备、以及耦合到总线的转换运算电路。转换运算电路包括浮点数据加减法器、整数数据加减法器、以及移位运算器。半导体器件将浮点数据转换成整数数据或将整数数据转换成浮点数据,无需采用浮点数据的乘法器和除法器。

    一种求解有限域上线性方程组的并行装置

    公开(公告)号:CN102521211B

    公开(公告)日:2014-09-10

    申请号:CN201110366282.3

    申请日:2011-11-17

    发明人: 唐韶华 易海博

    IPC分类号: G06F17/12

    CPC分类号: G06F5/01 G06F7/724 G06F17/12

    摘要: 本发明公开了一种求解有限域上线性方程组的并行装置,包括处理器、输入端口、输出端口、找主元部件、部分求逆部件、归一部件和消元部件,所述处理器分别与输入端口、输出端口、找主元部件、部分求逆部件、归一部件和消元部件连接;所述部分求逆部件分别与归一部件和消元部件连接;所述找主元部件与消元部件连接。本发明在一定范围内实现了并行运算,求解速度快,设计简单,可以广泛运用于各种工程领域中。