-
公开(公告)号：CN103996894B
公开(公告)日：2017-12-05
申请号：CN201310567413.3
申请日：2013-11-14
申请人： 日立金属株式会社
摘要： 本发明提供一种移相电路及天线装置，能够尽量减小移相电路在宽度方向上的尺寸。移相电路(1)(1a至1f)中具有信号线路(11)和第1介质板(12)以及第2介质板(13)。信号线路(11)具有在与移相电路的长度方向交叉的方向延展的第1至第3交叉部(11c、11e、11g)。另外，第1介质板(12)以及第2介质板(13)具有与信号线路(11)的交叉部重叠的第1至第3重叠部(12b、13b、12c、13c、12d、13d)。并且，当在移相电路的长度方向上移动第1介质板(12)以及第2介质板(13)时，信号线路(11)的各交叉部(11c、11e、11g)与第1介质板(12)以及第2介质板(13)的各重叠部(12b、13b、12c、13c、12d、13d)的重叠面积发生变化。
-
公开(公告)号：CN106803612A
公开(公告)日：2017-06-06
申请号：CN201710162658.6
申请日：2017-03-18
申请人： 电子科技大学
IPC分类号： H01P9/00
CPC分类号： H01P9/00
摘要： 本发明公开了一种基于电磁诱导透明的群时延调控器，包括构成标准矩形波导的上腔体(1)、下腔体(2)、插入到标准矩形波导上腔体(1)和下腔体(2)之间的介质基板(3)、用于介质基板(3)定位固定的两个销钉(4)以及用于标准矩形波导的上腔体(1)、下腔体(2)定位固定的四个螺丝(5)，介质基板(3)正面的倒L形谐振单元(31)以及反L形谐振单元(32)和介质基板(3)背面的矩形金属环(33)相互作用，得到三个大小不同的群时延峰值，实现群时延调控。本发明可用于各种电子仪器以及通信系统中，其优点是结构紧凑、便于集成、调控范围大，多种群时延调控可以通过更换加载不同的谐振结构的介质基板来轻松实现。
-
公开(公告)号：CN102027633B
公开(公告)日：2014-11-05
申请号：CN200980117714.8
申请日：2009-06-17
申请人： 国际商业机器公司
IPC分类号： H01P9/00
CPC分类号： H01P9/006 , H01L2924/3011 , H01P9/00
摘要： 一种用于提供具有固定特性阻抗的片上可变延迟传输线的设计结构、结构和方法。传输线结构包括：信号线(50)(例如S)；第一接地回路结构(55)(例如G1)，其在传输线结构中导致第一延迟(t1)和第一特性阻抗(Zo1)；以及第二接地回路结构(75)(例如G2)，其在传输线结构中导致第二延迟(t2)和第二特性阻抗(Zo2)。第一延迟(t1)与第二延迟(t2)不同，而第一特性阻抗(Zo1)与第二特性阻抗(Zo2)实质上相同。
-
公开(公告)号：CN103996894A
公开(公告)日：2014-08-20
申请号：CN201310567413.3
申请日：2013-11-14
申请人： 日立金属株式会社
摘要： 本发明提供一种移相电路及天线装置，能够尽量减小移相电路在宽度方向上的尺寸。移相电路(1)(1a至1f)中具有信号线路(11)和第1介质板(12)以及第2介质板(13)。信号线路(11)具有在与移相电路的长度方向交叉的方向延展的第1至第3交叉部(11c、11e、11g)。另外，第1介质板(12)以及第2介质板(13)具有与信号线路(11)的交叉部重叠的第1至第3重叠部(12b、13b、12c、13c、12d、13d)。并且，当在移相电路的长度方向上移动第1介质板(12)以及第2介质板(13)时，信号线路(11)的各交叉部(11c、11e、11g)与第1介质板(12)以及第2介质板(13)的各重叠部(12b、13b、12c、13c、12d、13d)的重叠面积发生变化。
-
-
公开(公告)号：CN107768791A
公开(公告)日：2018-03-06
申请号：CN201710994329.8
申请日：2017-10-23
申请人： 许昌学院
摘要： 本发明公开了一种基于共面波导的磁感应波产生结构，包括共面波导、介质板、开口谐振环；共面波导有两个，它们的中心导带和接地板分别分布在所述介质板正面的左右两侧，左共面波导右端断路，右共面波导左端断路，两共面波导的中心导带的长度均大于所述介质板长度的1/2，同时两共面波导上下错位设置；所述介质板的背面周期性地分布有一些彼此近邻的开口谐振环，并且第一个开口谐振环的左右方向的中心线与输入信号一侧的共面波导的中心导带和接地板间的外侧的狭缝的中心线一致，最后一个开口谐振环跨过输出信号一侧的共面波导的中心导带和接地板间的外侧的狭缝；与现有技术相比，本发明结构基于共面波导，将有利于其它元件的并联安装。
-
公开(公告)号：CN102113170B
公开(公告)日：2014-02-19
申请号：CN200980130533.9
申请日：2009-07-28
申请人： CTS公司
发明人： R·范加拉
CPC分类号： H01P11/002 , H01P9/00 , Y10T29/49016 , Y10T156/10
摘要： 陶瓷波导延迟线的制造方法，包括以下步骤：提供多个介电材料片或介电材料片状物，每一片包括施加到其各自的相对侧表面的金属材料层。然后，这些片被放入炉中烧制，以将金属材料层熔合到这些片上。然后这些片被堆叠在一起以形成芯部，然后该芯部被干燥然后被烧制。一片金属材料区域被施加到该芯部的外表面。随后该芯部被在炉中干燥并烧制。
-
公开(公告)号：CN102396103A
公开(公告)日：2012-03-28
申请号：CN201080016593.0
申请日：2010-03-18
申请人： 国际商业机器公司
IPC分类号： H01P9/00
CPC分类号： H01P9/00
摘要： 提供芯片上慢波结构，其使用多个具有接地电容结构的平行信号路径，并且提供其制造方法以及设计结构。所述慢波结构(10)包括多个导体信号路径(12)，其被设置为基本上平行布置。所述结构还包括第一接地电容线或线组(16)，其位于所述多个导体信号路径下方，且被设置为基本上正交于所述多个导体信号路径。第二接地电容线或线组(18)位于所述多个导体信号路径上方，且被设置为基本上正交于所述多个导体信号路径。接地平面(14)将所述第一和第二接地电容线或线组接地。
-
公开(公告)号：CN101138129A
公开(公告)日：2008-03-05
申请号：CN200680007781.0
申请日：2006-02-16
申请人： 双信电机株式会社
摘要： 一种延迟线(10A)，具有第一延迟电路(12)和第二延迟电路(14)。第一延迟电路(12)包括具有第一输入端子(16)和输出端子(18)的带通延迟线和其它延迟线。第二延迟电路(14)包括配备有第二输入端子(20)、第一输出端子(22a)、第二输出端子(22b)和隔离端子(24)的混合耦合器(26)、连接至第一输出端子(22a)的第一电抗单元(28A)和连接至第二输出端子(22b)的第二电抗单元(28B)。此外，第一延迟电路(12)的输出端子(18)和第二延迟电路(14)的混合耦合器(26)的第二输入端子(20)彼此电连接。
-
公开(公告)号：CN101138128A
公开(公告)日：2008-03-05
申请号：CN200680007787.8
申请日：2006-03-10
申请人： 双信电机株式会社
CPC分类号： H01P9/00
摘要： 在延迟线(10A)的带通滤波器(18)中，输入端(12)和靠近该输入端(12)的第一谐振器(16A)通过电容器(C1)耦合。第一谐振器(16A)和靠近该第一谐振器(16A)的第二谐振器(16B)通过电容器(C2)耦合。第二谐振器(16B)和靠近该第二谐振器(16B)的第三谐振器(16C)通过电感器(L1)耦合。第三谐振器(16C)和靠近该第三谐振器(16C)的第四谐振器(16D)通过电容器(C3)耦合。第四谐振器(16D)和靠近该第四谐振器(16D)的输出端(14)通过电容器(C4)耦合。
-
-
-
-
-
-
-
-
-
搜索结果
33 条记录 (耗时 0.018 秒)
