-
公开(公告)号：CN104813587B
公开(公告)日：2018-04-10
申请号：CN201380062364.6
申请日：2013-11-20
Applicant: 美国亚德诺半导体公司
IPC: H03M1/66
CPC classification number: H03M1/66 , H03M1/0668 , H03M1/067 , H03M1/74 , H03M3/464
Abstract: 执行数字输入信号的噪声整形分路的方法和电路可以包括使用多个层以处理输入信号。在第一层中，输入信号的最高有效位可以被分配到多个支路。动态元件匹配可以使用输入信号的最低有效位来执行。基于动态元件匹配的结果，值可以被添加到多个支路。如果存在数据活动不足，动态增强可被执行以增加数据活动。第一层中多条支路的输出信号可以被提供给第二层，其中，这些步骤可以在各输出信号重复。第二层的输出可被提供给多个三电平单位元件。
-
公开(公告)号：CN1035216A
公开(公告)日：1989-08-30
申请号：CN88108403
申请日：1988-12-09
Applicant: 德国ITT工业有限公司
Inventor： 弗纳·里克
Abstract: 在附带“转换”电流源(c)的D/A转换器中，一个单独的循环移位寄存器由m个循环移位寄存器部分(st…)所代替。其p＝(2-1)/m的输入和n数二进制信号(b)电-变码器(cω)改变为温度计码。变码器中间输出(8)和在其两边的变码器相同数目的输出与该移位寄存器部分之一(st1)相连。同理，变码器由中间向外的输出与其它移位寄存器相连。这样，时钟信号(t)作为一个移位信号用于移位寄存器部分仅需具有一个频率，该频率是取样信号的p倍，以其取样信号，一个比如模拟音频信号被数字化。
-
公开(公告)号：CN104981977A
公开(公告)日：2015-10-14
申请号：CN201380069344.1
申请日：2013-12-05
Applicant: 艾弗纳拉公司
IPC: H03M1/06
Abstract: 动态地选择数字模拟(DAC)电路元件以提供真实的差分输出增量累加(ΔΣ)DAC的系统和方法。确定接收的N位输入代码的符号和幅度m。如果输入代码包括正值，则由正元件选择器从多个电路元件中选择m+r个电路元件，其中包括轮转元件的数量，并且由负元件选择器选择r个电路元件。每个选择的电路元件包括没有被选择用于之前紧邻的接收的N位输入代码以及具有对应的最小使用计数值的电路元件。如果输入数字代码包括负值，则由负元件选择器选择m+r个电路元件，并且由正元件选择器选择r个电路元件。电路元件能够被配置为正电路元件或负电路元件。
-
公开(公告)号：CN102577129B
公开(公告)日：2014-12-17
申请号：CN201080042368.4
申请日：2010-09-22
Applicant: 联发科技(新加坡)私人有限公司
Inventor： 约翰·裘·欧唐纳 , 斐德利克·卡内基·汤普森
IPC: H03M1/66
CPC classification number: H03M1/067 , H03M1/74 , H03M3/502 , H04L25/03866
Abstract: 在数模转换系统中的三位准扰乱，响应于三位准二进制输入码，是通过：当所述输入码位于正周期部分时，禁能负数据导向扰乱器电路，当所述输入码位于负周期部分时，禁能正数据导向扰乱器电路，以及于所述输入码为零输入码时，均禁能所述扰乱器电路，以降低由于正负周期之间的交越期间的电流反转而引起的低位准失真，而获得的。
-
公开(公告)号：CN1535503A
公开(公告)日：2004-10-06
申请号：CN02812740.4
申请日：2002-06-13
Applicant: 诺基亚有限公司
Abstract: 公开了一种用于执行动态单元匹配(DEM)的方法和装置。所述方法可用于输入多个数字值，并且，所述方法可对应每个值生成多于1的N个信号，其中各个信号用于驱动多于1的N个部件之一。生成多个信号以便在时间上平均使用N个部件中的各部件。所述方法还周期性地重排多于1的N个信号，以便在使用N个部件中抑制不需要的周波或谐波的产生，同时又不会影响平均使用N个部件。周期性重排最好仅在例如从一级DEM块输入到二级DEM块的使能信号每次指示要平均使用N个部件时进行。所述多于1的N个信号最好由一级DEM块利用循环DEM算法，如数据加权平均(DWA)算法或基于循环的时钟控制平均(CLA)算法来生成，并且由二级DEM块来执行的周期性重排最好基于随机化或伪随机化。
-
Patent Agency Ranking
公开(公告)号：CN104981977B
公开(公告)日：2018-06-08
申请号：CN201380069344.1
申请日：2013-12-05
Applicant: 艾弗纳拉公司
IPC: H03M1/06
Abstract: 动态地选择数字模拟(DAC)电路元件以提供真实的差分输出增量累加(ΔΣ)DAC的系统和方法。确定接收的N位输入代码的符号和幅度m。如果输入代码包括正值，则由正元件选择器从多个电路元件中选择m+r个电路元件，其中包括轮转元件的数量，并且由负元件选择器选择r个电路元件。每个选择的电路元件包括没有被选择用于之前紧邻的接收的N位输入代码以及具有对应的最小使用计数值的电路元件。如果输入数字代码包括负值，则由负元件选择器选择m+r个电路元件，并且由正元件选择器选择r个电路元件。电路元件能够被配置为正电路元件或负电路元件。
-
公开(公告)号：CN101160723A
公开(公告)日：2008-04-09
申请号：CN200680012171.X
申请日：2006-04-13
Applicant: 模拟设备股份有限公司
IPC: H03M1/06
CPC classification number: H03M1/067 , H03M1/0682 , H03M1/747 , H03M3/502
Abstract: 揭示了一种用于在数据转换器中处理数字信号的系统。该系统包括温度计编码器，用于接收带符号的二进制数据并提供带符号的温度计数据。带符号的温度计数据包括正的温度计数据和负的温度计数据。该系统还包括混洗器，它接收响应于正的温度计数据的正的输入数据，它还接收响应于负的温度计数据的负的输入数据。该系统还包括解码器，用于接收来自混洗器的输出数据并将解码后的数据提供到模拟输出级。
-
公开(公告)号：CN1011178B
公开(公告)日：1991-01-09
申请号：CN88108403
申请日：1988-12-09
Applicant: 德国ITT工业有限公司
Inventor： 弗纳·里克
Abstract: 在具有“转换”电流源的D/A转换器中，用具有P个输入端的mi循环移位寄存器部份代替单个循环移位寄存器，其中P＝(2n-1)/m，而并利用码变换器将要转换的n位＝进制信号变成温度计码。变码器中间输出和在其两边的变码器的相同数目的输出与该移位寄存器部份之一相连。同理，变码器由中间向外的输出与其它移位寄存器相连。这样，用作为移位寄存器的移位信号的时钟信号只要求其频率为用于对模拟信号进行数字化的取样信号频率的P倍。
-
公开(公告)号：CN104813587A
公开(公告)日：2015-07-29
申请号：CN201380062364.6
申请日：2013-11-20
Applicant: 美国亚德诺半导体公司
IPC: H03M1/66
CPC classification number: H03M1/66 , H03M1/0668 , H03M1/067 , H03M1/74 , H03M3/464
Abstract: 执行数字输入信号的噪声整形分路的方法和电路可以包括使用多个层以处理输入信号。在第一层中，输入信号的最高有效位可以被分配到多个支路。动态元件匹配可以使用输入信号的最低有效位来执行。基于动态元件匹配的结果，值可以被添加到多个支路。如果存在数据活动不足，动态增强可被执行以增加数据活动。第一层中多条支路的输出信号可以被提供给第二层，其中，这些步骤可以在各输出信号重复。第二层的输出可被提供给多个三电平单位元件。
-
公开(公告)号：CN102577129A
公开(公告)日：2012-07-11
申请号：CN201080042368.4
申请日：2010-09-22
Applicant: 联发科技(新加坡)私人有限公司
Inventor： 约翰·裘·欧唐纳 , 斐德利克·卡内基·汤普森
IPC: H03M1/66
CPC classification number: H03M1/067 , H03M1/74 , H03M3/502 , H04L25/03866
Abstract: 在数模转换系统中的三位准扰乱，响应于三位准二进制输入码，是通过：当所述输入码位于正周期部分时，禁能负数据导向扰乱器电路，当所述输入码位于负周期部分时，禁能正数据导向扰乱器电路，以及于所述输入码为零输入码时，均禁能所述扰乱器电路，以降低由于正负周期之间的交越期间的电流反转而引起的低位准失真，而获得的。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.01 seconds)
