公开(公告)号：CN100352048C

公开(公告)日：2007-11-28

申请号：CN200410063160.7

申请日：2004-05-26

申请人： 卡西欧计算机株式会社

发明人： 胁坂伸治 ,  伊藤智宏 ,  横山茂 ,  桑原治

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L21/60 ,  H01L21/44

CPC分类号： H01L23/544 ,  H01L23/3114 ,  H01L24/11 ,  H01L24/12 ,  H01L2223/5442 ,  H01L2223/54453 ,  H01L2223/54466 ,  H01L2223/5448 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05647 ,  H01L2224/1147 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2924/00013 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/3025 ,  H01L2224/13099 ,  H01L2924/00014 ,  H01L2924/013

摘要： 本发明涉及半导体元件及其制造方法。在进行用于形成柱电极的抗电镀膜的曝光时，首先，利用形成柱电极用第1曝光掩模(24)，对半导体元件形成区域(21)和对准标记形成区域(22)进行分步曝光。然后，利用形成对准用柱电极用的第2曝光掩模(25)，仅对对准标记形成区域(22)进行曝光。因此，在半导体元件形成区域(21)仅形成柱电极(10)，在对准标记形成区域(22)仅形成对准用柱电极(10a)。

公开(公告)号：CN1574328A

公开(公告)日：2005-02-02

申请号：CN200410063160.7

申请日：2004-05-26

申请人： 卡西欧计算机株式会社

发明人： 胁坂伸治 ,  伊藤智宏 ,  横山茂 ,  桑原治

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L21/60 ,  H01L21/44

CPC分类号： H01L23/544 ,  H01L23/3114 ,  H01L24/11 ,  H01L24/12 ,  H01L2223/5442 ,  H01L2223/54453 ,  H01L2223/54466 ,  H01L2223/5448 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05647 ,  H01L2224/1147 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2924/00013 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/3025 ,  H01L2224/13099 ,  H01L2924/00014 ,  H01L2924/013

摘要： 本发明涉及半导体元件及其制造方法。在进行用于形成柱电极的抗电镀膜的曝光时，首先，利用柱电极形成用第1曝光掩模(24)，对半导体元件形成区域(21)和调整标记形成区域(22)进行分步曝光。然后，利用调整用柱电极形成用的第2曝光掩模(25)，仅对调整标记形成区域(22)进行曝光。因此，在半导体元件形成区域(21)仅形成柱电极(10)，在调整标记形成区域(22)仅形成调整用柱电极(10a)。

公开(公告)号：CN100499094C

公开(公告)日：2009-06-10

申请号：CN200610162516.1

申请日：2004-05-26

申请人： 卡西欧计算机株式会社

发明人： 胁坂伸治 ,  伊藤智宏 ,  横山茂 ,  桑原治

IPC分类号： H01L23/485 ,  H01L23/544

CPC分类号： H01L23/544 ,  H01L2223/5442 ,  H01L2223/54466 ,  H01L2223/54493 ,  H01L2924/0002 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00

摘要： 本发明涉及半导体元件，在柱电极形成后，能可靠地识别调整标记，并高效率地进行调整，其具有：半导体衬底，具有多个半导体元件形成区域及至少一个调整标记形成区域；多个连接焊盘；绝缘膜；多个柱电极；及用于进行暂时调整的暂时调整用柱电极和用于进行正式调整的正式调整用柱电极，形成在各调整标记形成区域内的绝缘膜的上侧，而且个数少于在各半导体元件形成区域内形成的柱电极，正式调整用柱电极的平面尺寸小于暂时调整用柱电极；密封膜，由有机树脂形成，且形成在各个半导体元件形成区域内的柱电极之间、并在各调整标记形成区域内的调整用柱电极的外部；其中，各调整用柱电极的上表面被露出到外部，而且与密封膜的上表面成齐平面。

公开(公告)号：CN1953167A

公开(公告)日：2007-04-25

申请号：CN200610162516.1

申请日：2004-05-26

申请人： 卡西欧计算机株式会社

发明人： 胁坂伸治 ,  伊藤智宏 ,  横山茂 ,  桑原治

IPC分类号： H01L23/485 ,  H01L23/544

CPC分类号： H01L23/544 ,  H01L2223/5442 ,  H01L2223/54466 ,  H01L2223/54493 ,  H01L2924/0002 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00

摘要： 本发明涉及半导体元件，在柱电极形成后，能可靠地识别调整标记，并高效率地进行调整，其具有：半导体衬底，具有多个半导体元件形成区域及至少一个调整标记形成区域；多个连接焊盘；绝缘膜；多个柱电极；及用于进行暂时调整的暂时调整用柱电极和用于进行正式调整的正式调整用柱电极，形成在各调整标记形成区域内的绝缘膜的上侧，而且个数少于在各半导体元件形成区域内形成的柱电极，正式调整用柱电极的平面尺寸小于暂时调整用柱电极；密封膜，由有机树脂形成，且形成在各个半导体元件形成区域内的柱电极之间、并在各调整标记形成区域内的调整用柱电极的外部；其中，各调整用柱电极的上表面被露出到外部，而且与密封膜的上表面成齐平面。