公开(公告)号：CN119396783A

公开(公告)日：2025-02-07

申请号：CN202411983326.0

申请日：2024-12-31

Applicant: 福建省晋江职业中专学校

Inventor： 潘丛峰

IPC: G06F16/172 ,  G06F11/14 ,  G06F12/0844 ,  G06F12/0877 ,  G06F16/635 ,  H04L67/55 ,  H04L67/5681 ,  H04L67/5682

Abstract: 本申请属于音乐缓存技术领域，公开一种基于自动缓存机制的线上音乐播放方法及系统，方法包括：用户在音乐库界面中选择音乐；通过缓存管理模块自定义缓存参数；网络监测模块实时监测网络连接状态；缓存进程控制单元监控缓存进度；缓存数据维护单元检查缓存数据的完整性和正确性；服务器数据获取模块调整播放策略；数据同步模块实现多设备同步；音乐播放模块播放音乐，歌曲关联信息模块展示歌曲关联信息；歌曲推荐模块推荐类似或不同歌曲。本发明确保音乐播放连续性和完整性；智能清理策略释放存储空间，为新缓存任务提供足够空间；可以实现多设备数据同步；可以丰富的歌曲关联信息，播放音乐时展示歌曲关联信息；可以进行精准歌曲推荐。

公开(公告)号：CN118503148B

公开(公告)日：2024-12-13

申请号：CN202410960345.5

申请日：2024-07-17

Applicant: 季华实验室

Inventor： 王启伟 ,  王策 ,  崔思静 ,  侯冲 ,  张宸瑄 ,  陈柯屹 ,  陈丽敏

IPC: G06F12/0811 ,  G06F12/0844

Abstract: 本发明涉及流式细胞数据管理技术领域，具体公开了一种多模态数据管理系统、方法、电子设备及存储介质，其中，多模态数据管理系统包括第一缓存模块、同步对齐模块、第二缓存模块、流转存储模块和第三缓存模块，该多模态数据管理系统基于第一缓存模块、第二缓存模块和第三缓存模块分别缓存采集而来的多模态数据、同步对齐的多模态数据以及格式转换后的转换数据以实现三级数据缓存，并基于同步对齐模块和流转存储模块进行缓存数据的调度以将关于流式细胞的多模态数据整合整理和存储至存储硬盘中，有效匹配了数据处理各环节中的数据流速落差，实现了高通量多模态数据流的实时获取、同步对齐和有序存储。

公开(公告)号：CN117785735A

公开(公告)日：2024-03-29

申请号：CN202311695658.4

申请日：2023-12-11

Applicant: 北京信息科技大学

Inventor： 殷树娟 ,  曹汛

IPC: G06F12/0811 ,  G06F12/0844

Abstract: 本发明公开了一种基于标签缓存的标签式存储结构及方法，涉及处理器芯片技术领域。本发明包括：数据缓存、主存储器和标签缓存；所述数据缓存位于CPU与总线之间，所述标签缓存位于总线和主存储器之间；所述数据缓存用于对缓存运行中的数据部分拓展出标签位；所述主存储器用于划分出数据存储与标签存储的两个区域。本发明对存在读写效率低(多次读写)的问题，通过在CPU总线与主存之间引入一个新的缓存Tag Cache，用相对较小的电路开销和较小的性能影响，极大地提升了读写效率。

公开(公告)号：CN116521580A

公开(公告)日：2023-08-01

申请号：CN202211020812.3

申请日：2022-08-24

Applicant: 辉达公司

Inventor： A·乔杜里 ,  C·R·费尔巴赫 ,  J·辛格 ,  M·高瑟 ,  A·蒂鲁马莱 ,  S·乔杜里

IPC: G06F12/0844 ,  G06F12/0811 ,  G06F12/084

Abstract: 本公开涉及用于减少独占操作延迟的争用跟踪。本文公开的技术涉及跟踪争用和使用跟踪的争用来减少独占存储器操作的延迟。该技术使处理器能够跟踪主存储器中的哪些位置是有争议的，并基于争议性修改独占存储器操作的处理顺序。线程可以包括同一存储器位置的多个独占操作(例如，独占加载和互补的独占存储)。可以将多个独占存储器操作添加到队列并且在队列中包括它们之间的一个或更多个介入操作。处理器可以基于添加它们的顺序处理队列中的操作，并且可以使用跟踪的争用来执行一些独占操作的乱序处理。例如，处理器可以执行独占加载操作，并且因为对应的位置是有争议的，所以可以在介入操作之前处理互补的独占存储操作。

公开(公告)号：CN110908929B

公开(公告)日：2023-06-09

申请号：CN201910463512.4

申请日：2019-05-30

Applicant: 辉达公司

Inventor： W·A·甘地 ,  T·曼达尔 ,  R·K·马尼亚姆 ,  S·S·拉奥

IPC: G06F12/0844 ,  G06F12/0877 ,  G06F12/0897

Abstract: 公开了一种用于分布式高速缓存的方法、计算机可读介质和系统，其使多个处理单元快速访问存储在本地存储器中的一部分数据。分布式高速缓存由多个较小的高速缓存组成，并且每个较小的高速缓存与至少一个处理单元相关联。除了通过其在处理单元和较小的高速缓存之间传输数据的共享交叉网络之外，在形成伙伴高速缓存集的两个或更多个较小高速缓存之间提供专用连接。通过专用连接传输数据可减少共享交叉网络上的拥塞。减少共享交叉开关网络上的拥塞增加可用带宽并允许处理单元的数量增加。定义了一致性协议，用于访问存储在分布式高速缓存中的数据，以及用于在伙伴缓存集的较小高速缓存之间传输数据。

公开(公告)号：CN116151338A

公开(公告)日：2023-05-23

申请号：CN202111373408.X

申请日：2021-11-19

Applicant: 平头哥(上海)半导体技术有限公司

Inventor： 张喆 ,  李双辰 ,  郑宏忠

IPC: G06N3/063 ,  G06F12/0844 ,  G06F16/22

Abstract: 本申请公开了一种高速缓存的访问方法以及相关图神经网络系统。所述图神经网络处理器用于针对图神经网络进行运算，所述图神经网络以压缩稀疏行格式存储于所述内存中，所述方法包括：接收所述图神经网络中的一节点对应的地址及所述地址的类型；当所述类型为第一类型以及第二类型的其中之一，依据所述地址比对度查找表中的标记栏位来进行查找，以至少得到所述节点的度；判断所述度是否大于预设值并得到判断结果；以及依据所述判断结果，决定是否在所述高速缓存中对应所述类型的区域中进行查找。

公开(公告)号：CN112631957A

公开(公告)日：2021-04-09

申请号：CN202011475482.8

申请日：2020-12-14

Applicant: 深兰人工智能(深圳)有限公司

Inventor： 陈海波 ,  周汉星

IPC: G06F12/0844

Abstract: 本申请实施例涉及计算机技术领域，提供了一种数据采集方法、装置、电子设备及存储介质，方法包括：获取每一数据采集对象对应的模块数据；将每一数据采集对象对应的模块数据写入双缓冲区中的目标缓冲区，并将读写标志位修改为与目标缓冲区对应；基于用于写磁盘的线程和读写标志位，将双缓冲区中的数据写入磁盘中；其中，目标缓冲区为双缓冲区中的一个；读写标志位，为进行原子性封装后的变量，用于标识双缓冲区中当前可写的缓冲区。本申请实施例提供的数据采集方法、装置、电子设备及存储介质，通过双缓冲区缓存模块数据后再将数据写入磁盘，不是直接存储到硬盘中，能基于不同的缓存，改善冲突，数据采集的实时性更好，能提高系统的性能。

公开(公告)号：CN111465925A

公开(公告)日：2020-07-28

申请号：CN201880080230.X

申请日：2018-08-28

Applicant: 超威半导体公司

Inventor： 威廉·L·瓦尔克 ,  威廉·E·琼斯

IPC: G06F12/0862 ,  G06F12/0844

Abstract: 一种处理系统(100)，包括能够耦接到本地存储器(112)的互连结构(110)以及耦接到所述互连结构的至少一个计算复合体(102)。所述计算复合体包括处理器核心(114至117)和高速缓存分级体系(118)。所述高速缓存分级体系具有多个高速缓存(121至130)和限制控制器(228)，所述限制控制器被配置来基于访问等待时间度量和预取准确度度量中的至少一者来限制所述处理器核心能够发布的存储器请求的速率。所述访问等待时间度量表示用于所述处理器核心的存储器请求的平均访问等待时间，并且所述预取准确度度量表示所述高速缓存分级体系的高速缓存的预取器(220)的准确度。

公开(公告)号：CN106407132B

公开(公告)日：2020-05-12

申请号：CN201610830324.7

申请日：2016-09-19

Applicant: 复旦大学

Inventor： 韩军 ,  轩四中 ,  袁腾跃 ,  曾晓洋

IPC: G06F12/0844

Abstract: 本发明属于集成电路设计技术领域，具体为一种基于共享存储器的数据通信同步方法。在基于总线互连的多核SoC系统中，多个处理器之间的数据通信通常通过共享存储器来实现。本发明利用多核SoC实现并行GPDT算法，在矩阵运算中将各个处理器的计算结果利用共享存储器进行拼接或累加来构造完整结果。对于需要结果拼接的通信过程，根据每个处理器分配的工作量将共享地址空间合理地进行分割，使得每个处理器与分割之后的地址空间片段一一对应，将计算结果写入对应的地址空间；而对于需要结果累加的通信过程，则每个处理器覆盖写入同一块地址空间。为了避免数据发生冲突，本发明提供“检测标识‑修改标识‑访问存储‑还原标识”的数据同步方法，这样大大降低了发生数据冲突的概率。

公开(公告)号：CN110750468A

公开(公告)日：2020-02-04

申请号：CN201910979085.5

申请日：2019-10-15

Applicant: 北京芯启科技有限公司

Inventor： 杨旭光 ,  林森 ,  伍世聪

IPC: G06F12/0804 ,  G06F12/0844

Abstract: 本发明是一种支持内存一致性功能的数据缓存装置，用于构成多核处理器微架构，实现多核间数据一致性功能。本发明采取了数据一致性比较的设计方法，而不是消息一致性或总线一致性设计方法，主要组成包括一个远端的缓冲数据查找表和另一份本地数据查找比较装置。