一种基于前后仿真策略和多目标优化的电路寻优方法

    公开(公告)号:CN118940705A

    公开(公告)日:2024-11-12

    申请号:CN202411423654.5

    申请日:2024-10-12

    摘要: 本发明提出一种基于前后仿真策略和多目标优化的电路寻优方法,属于多目标电路优化设计领域。该方法包括前仿真过程:基于固定元器件连接结构的电路,用多目标的启发式策略调节电路元器件的参数设置;在多目标优化的目标函数及约束函数的计算上,使用仿真器进行评估;后仿真过程:用自适应参考向量方法将参数优化得到的解集进行筛选,得到精英解;以精英解为基础进行布局布线优化,调用仿真器计算得到目标值和约束值;若未得到满足约束的结果,根据不满足情况自适应调整优化流程,继续优化直到得到优秀的解集。本发明通过对模拟电路设计工作使用自动化的优化算法进行迭代优化,可以节省设计时间和精力,有效地提高了电路设计效率,节省了设计成本。

    用于优化版图处理模型的方法、设备和介质

    公开(公告)号:CN118821699A

    公开(公告)日:2024-10-22

    申请号:CN202411306284.7

    申请日:2024-09-18

    IPC分类号: G06F30/373 G06F30/367

    摘要: 本公开的实施例涉及用于优化版图处理模型的方法、设备和介质。在此提出的方法包括:在与待优化的版图处理模型有关的目标对象上确定多组仿真采样点,其中多组仿真采样点是对目标对象上的多个仿真采样点进行分组而得到的;以及基于多组仿真采样点中每组仿真采样点中的第一仿真采样点,确定与版图处理模型有关的至少一个仿真性能指标,其中在至少一组仿真采样点中,第一仿真采样点的数量小于该组仿真采样点的采样点总数。以此方式,能大幅缩减参与仿真计算的仿真采样点的数量。

    一种GaN肖特基势垒二极管的工艺参数优化方法、介质及系统

    公开(公告)号:CN118734762A

    公开(公告)日:2024-10-01

    申请号:CN202410453094.1

    申请日:2024-04-16

    摘要: 本发明提供了一种GaN肖特基势垒二极管的工艺参数优化方法、介质及系统,属于GaN肖特基势垒二极管技术领域,包括:构建GaN肖特基势垒二极管的器件性能指标体系;建立GaN外延层生长过程中工艺参数对器件性能指标的定量关系模型;建立多目标模型,包括的多目标分别是开启电压、开启电流、漏电流、导通电阻和截止特性;求解得到工艺参数解;建立GaN肖特基势垒二极管仿真模型,并基于该仿真模型得到二极管的漏电流特性指数和耐压特性指数。评估所述仿真模型预测的漏电流特性指数和耐压特性指数是否满足预先设定的设计要求,如果不满足,则对所述多目标模型进行优化,直到满足预先设定的设计要求;输出工艺参数。

    一种集成电路失效边界求解方法及装置、电子设备、介质

    公开(公告)号:CN118468787B

    公开(公告)日:2024-09-17

    申请号:CN202410923929.5

    申请日:2024-07-11

    发明人: 潘仲豪

    摘要: 本申请提供一种集成电路失效边界求解方法及装置、电子设备、介质,应用于集成电路设计技术领域,其中:先将集成电路的电路性能表示为工艺偏差变量的二次多项式模型,并构建出二次多项式模型对应的具有二次约束的二次规划问题;然后,将二次规划问题松弛为半正定规划问题;最后,通过半正定规划求解出最优解。通过不对二次规划问题直接求解,而是转换为半正定问题进行求解,不仅能够简化最优解的求解过程,提升求解效率,而且基于半正定求解,能够保证求解到全局最优解,避免了局部最优解的搜索,同样能够简化最优解的求解过程,以及提高了最优解的准确性,保证集成电路设计具有非常好的可靠性。

    一种可调滤波器的设计方法
    6.
    发明公开

    公开(公告)号:CN118631193A

    公开(公告)日:2024-09-10

    申请号:CN202410715374.5

    申请日:2024-06-04

    IPC分类号: H03H3/00 G06F30/373

    摘要: 本发明提供的一种可调滤波器的设计方法,通过对谐振单元中任意组合的并联元件和串联元件所组成的端口网络进行互易变换,构成了容性感性互易单元,可以依据选择频带的需求灵活调整耦合系数,不需要额外增加谐振单元,从而进一步优化电路,提高滤波器选择性。其具备高速频率调谐优点,通过灵活的容性感性互易单元,实现滤波器尺寸巧、线性较高、相对带宽较窄、调谐范围宽等优点。同时,通过在谐振单元、调谐单元的调节和优化,可以对进一步提高矩形系数和高集成性,满足终端对滤波器的应用要求,可以解决现有滤波器体积大、集成度低、选择性不好及可调性差、稳定性差等缺陷。

    基于拉格朗日乘数法的单相Boost APFC变换器效率与功率密度综合优化方法

    公开(公告)号:CN118611416A

    公开(公告)日:2024-09-06

    申请号:CN202410550091.X

    申请日:2024-05-06

    申请人: 三峡大学

    摘要: 基于拉格朗日乘数法的单相Boost APFC变换器效率与功率密度综合优化方法,分析单相Boost APFC变换器的拓扑结构和工作原理;推导单相Boost APFC变换器中各元件的电流表达式;推导单相Boost APFC变换器中各元件的功率损耗表达式并设计升压电感磁芯;推导单相Boost APFC变换器的效率表达式,分析效率与内部参数之间的关系;推导单相Boost APFC变换器的无源元件的总体积表达式;设置约束条件构建单相Boost APFC变换器效率和功率密度优化的拉格朗日函数,对目标函数求偏导并令导数为零,求出最优效率和功率密度下的开关频率和升压电感值。本发明优化单相Boost APFC变换器内部参数,在考虑磁通密度和电流纹波限制的情况下,采用拉格朗日乘数法求解最优效率,进而提高了设计工作的效率。

    整合运算放大器与补偿整合运算放大器的方法

    公开(公告)号:CN118607442A

    公开(公告)日:2024-09-06

    申请号:CN202410705218.0

    申请日:2024-05-31

    发明人: 胡伟波 石方敏

    IPC分类号: G06F30/367 G06F30/373

    摘要: 本发明公开了整合运算放大器与补偿整合运算放大器的方法,其技术方案要点是,包括以下步骤:S1:确定电路拓扑结构和参数;S2:选型和电路拓扑设计;S3:设计补偿网络;S4:设计反馈网络和电容器;S5:仿真验证和调试;S6:稳定性分析和边界确定;本方法通过确保电路在所需的频率范围内稳定运行,再通过仿真验证和调试使用电路仿真工具对设计的整合进行验证,并根据仿真结果进行必要的调试和优化,以确保电路符合设计要求和性能规格,最后,进行了稳定性分析和边界确定,评估电路的稳定性,并确定稳定性边界,以确保电路在各种工作条件下都能稳定工作,因此能够综合考虑电路的各种因素,从而确保电路在实际应用中能够稳定可靠地工作。

    一种整车状态下电驱总成提升功率的方法、系统及介质

    公开(公告)号:CN118551713A

    公开(公告)日:2024-08-27

    申请号:CN202410561735.5

    申请日:2024-05-08

    IPC分类号: G06F30/367 G06F30/373

    摘要: 本发明涉及一种整车状态下电驱总成提升功率的方法、系统及介质;方法包括:求出整车需求的电机峰值功率;仿真确定峰值功率工况点的区间;Maxwell仿真多工况点,根据每个工况点线反电动势结果,校核工况点所能达到最大峰值功率;根据整车需求,确定峰值功率工况点需要提升的功率值;确认峰值功率工况点需要提升的电压利用率;将需要提升电压利用率的值以及转速区间输入给MCU软件,通过MCU软件实现电压利用率提升,实现电驱总成功率提升;本发明充分提升了电机硬件的使用性能,最大程度上满足以低成本发挥出高性能的需求;保证了相近电驱平台延用的一致性,能够减少项目前期硬件选型时间,大幅节省开发周期。

    计算方法、计算装置以及计算机可读存储介质

    公开(公告)号:CN118551712A

    公开(公告)日:2024-08-27

    申请号:CN202410014010.4

    申请日:2024-01-04

    发明人: 川崎健

    IPC分类号: G06F30/367 G06F30/373

    摘要: 本发明提供能容易地设计电抗电路的计算方法、计算装置以及计算机可读存储介质。计算方法包括以下步骤:获取用于使计算机计算具有供高频信号输入或输出的N个端口Pi的电抗电路的第一矩阵的条件,其中,i是1至N的整数,N是2以上的整数;以及使计算机基于所述条件来计算包括元素由Γij=|Γij|×exp(θij)来表示的导纳矩阵或阻抗矩阵的所述第一矩阵,其中,j是1至N的整数,θij是-π/2或+π/2。