-
公开(公告)号：CN118523771A
公开(公告)日：2024-08-20
申请号：CN202410467065.0
申请日：2024-04-18
申请人： 清华大学 , 成都玖锦科技有限公司
摘要： 本发明涉及集成电路设计技术领域，特别涉及一种基于电容浮动顶板的模数转换器前端电路结构，包括：CDAC电容阵列，用于在采样相采样单端输入信号，且在转换相或放大相接入不同参考电压，以产生余量电压；内部设有栅压自举开关电路的电容顶板短路开关，用于在采样相将CDAC电容阵列中的电容顶板短接；比较器/运放电路，用于在转换相或放大相对单端输入信号进行AD转换或对余量电压放大；顶板共模刷新电路，用于在放大相刷新比较器/运放电路的共模电压，在采样相从电容顶板断开使其浮空，从而避免对输入共模电压的采样。由此，解决了单端输入采样时顶板短路开关栅漏电压变化引起的非线性的问题，同时电路额外增加的面积、功耗代价较小。
-
公开(公告)号：CN116318086A
公开(公告)日：2023-06-23
申请号：CN202310380280.2
申请日：2023-04-11
申请人： 清华大学 , 成都玖锦科技有限公司
摘要： 本申请公开了一种可进行信号跟踪的无静态功耗电压比较电路，包括输入模块，用于在信号采样阶段，将输入的待比较信号传输至多个锁存器结点；锁存器模块，锁存器模块包括多个锁存器晶体管和多个锁存器结点，多个锁存器结点与输入模块和对应的锁存器晶体管相连；锁存器模块用于在信号采样阶段，控制多个锁存器结点与电源轨之间的连接断开，在多个锁存器结点完成对输入信号的跟踪，并且在比较阶段，控制多个锁存器晶体管对多个锁存器结点中已采样的待比较信号进行比较；输出模块，用于根据多个锁存器结点的最终电压输出比较结果。由此，该电路消除了采样后待比较的输入信号的传递延迟，同时避免了电路正常工作时产生静态功耗。
-
公开(公告)号：CN118740060A
公开(公告)日：2024-10-01
申请号：CN202410701039.X
申请日：2024-05-31
申请人： 清华大学 , 成都玖锦科技有限公司
摘要： 本申请涉及一种第一级跨导电流复用的两级放大器电路，包括：共模负反馈放大器、第一级放大电路和第二级放大电路，其中，第一级放大电路包括输入差分对管、尾电流管和第一有源负载管组件；第二级放大电路包括伪差分输入对管、共源共栅管组件和第二有源负载管组件，由此，得到最终电压放大结果，该结构可以避免引入额外电源电压，使其没有额外电压裕度的浪费，在不采用互补输入的情况下对跨导产生的电流进行二次利用，既提高了电流效率，又避免增加放大器的输入寄生电容；相比互补输入结构而言，该结构既可以省略额外的输入偏置电路，节约放大器总面积，又能够使得放大器有相对较高的增益和带宽。
-
公开(公告)号：CN118353458A
公开(公告)日：2024-07-16
申请号：CN202410243691.1
申请日：2024-03-04
申请人： 清华大学 , 成都玖锦科技有限公司
摘要： 本申请涉及电路开发技术领域，特别涉及一种基于输出采样反馈的低噪声参考驱动电路，该电路包括：单转差电路和驱动电路，其中，单转差电路用于输出第一偏置电压和第二偏置电压；驱动电路包括第一电容和开关电容网络、第二电容和开关电容网络，驱动电路用于根据第一电容和开关电容网络采集的上一时刻第一驱动电压和第一偏置电压输出当前时刻第一驱动电压，并根据第二电容和开关电容网络采集的上一时刻第二驱动电压和第二偏置电压输出第二驱动电压。由此，解决了后级抽取电流带来的电压抖动问题，以及复制支路带来的功耗、噪声等问题，利用电容和开关电容构成采样反馈网络，避免了复制支路的引入，降低电路功耗的同时减少了输出噪声。
-
公开(公告)号：CN118353457A
公开(公告)日：2024-07-16
申请号：CN202410234079.8
申请日：2024-03-01
申请人： 清华大学 , 成都玖锦科技有限公司
摘要： 本申请涉及一种基于Dummy比较器的模数转换装置、方法、设备及介质，其中，包括：辅助转换器，用于提供目标输入电压；Dummy比较器，用于对目标输入电压进行比较分析操作，得到目标输入电压对应的目标电平概率值；控制器，用于对初始模拟信号进行模数转换，得到初始模拟信号对应的初始转换结果和转换残差，且根据预先构建的电压‑概率查找表和转换残差修正初始转换结果，以生成最终的转换结果。由此，解决了现有技术中比较器的噪声分布随环境发生变化，难以获取精确的比较器噪声分布，使得残差估计的偏差较大，极大限制了ADC信噪比的改善等问题。
-
公开(公告)号：CN118018015A
公开(公告)日：2024-05-10
申请号：CN202410038703.7
申请日：2024-01-10
申请人： 清华大学 , 成都玖锦科技有限公司
摘要： 本发明涉及集成电路技术领域，提供一种信号产生电路、全并行模数转换器及相关设备，该信号产生电路应用于全并行模数转换器，其包括开关单元和多个电容单元中的第一电容单元、第二电容单元、第三电容单元和第四电容单元，开关单元用于在第一状态和第二状态之间交替切换，以在电容组提供的比较器对应的目标阈值电压下，使第一输出端产生第一信号以及使第二输出端产生第二信号，第一信号和第二信号用于输入比较器进行比较，本发明中阈值电压的生成基于电容值来确定，这样可以替代相关技术中利用分压电阻串来生成阈值电压的电路，进而解决相关技术中因分压电阻串带来的静态功耗大的问题，实现模数转换器运行性能的提高。
-
公开(公告)号：CN118689273B
公开(公告)日：2024-10-25
申请号：CN202411171826.4
申请日：2024-08-26
申请人： 成都玖锦科技有限公司
IPC分类号： G05F1/56
摘要： 本发明涉及一种模拟辅助数字的线性稳压器，属于集成电路领域，其包括一个运算放大器、模拟比较器、一个数字比较器、两个加减法电路、一个串并转换电路、一个数据选择器、一个寄存器和数个反相器。本发明通过设置数字加减电路以控制寄存器存储的二进制数，而寄存器中的信息用于控制2N权重的功率PMOS，以拓宽数字LDO的负载电流调节范围，又解除了面积和稳压精度的折衷。通过串并转换电路设置寄存器最大值，限制寄存器中数据的最大值，以达到限流的目的。使用模拟LDO结构控制一个20权重的功率晶体管辅助控制输出电流，以抑制输出电压中的波纹。
-
公开(公告)号：CN118795194A
公开(公告)日：2024-10-18
申请号：CN202411283998.0
申请日：2024-09-13
申请人： 成都玖锦科技有限公司
摘要： 本申请提供一种基于FPGA预处理的数字示波器，涉及数字示波器技术领域，用于解决现有数字示波器由于波形分析慢导致波形显示速度慢的问题。每个采集模块采集对应通道的波形数据并发送给每个采集模块所连接的缓存模块；每个缓存模块将对应通道的波形数据进行缓存，并行发送给传输模块和每个缓存模块所连接的预处理统计模块；每个预处理统计模块根据对应通道的波形数据构造对应通道的垂直电压分布直方图后发送给传输模块；传输模块对多个通道的垂直电压分布直方图和多个通道的波形数据进行处理后发送给CPU；CPU从垂直电压分布直方图提取波形参数，根据波形参数将波形数据进行波形分析和波形显示，从而提高数字示波器的整体波形显示速度。
-
公开(公告)号：CN117879761B
公开(公告)日：2024-08-13
申请号：CN202410036294.7
申请日：2024-01-10
申请人： 成都玖锦科技有限公司
摘要： 本发明属于数字通信领域，具体涉及基于四频点的宽带交织采样系统交叠带相差快速补偿方法。具体技术方案为：基于四频点的宽带交织采样系统交叠带相差快速补偿方法，基于交叠带扫频数据选择四个固定频点作为校准参考频点，每次开机校准都依据所选定的四个固定频点去采样计算相应频点相位差，再对所得频点相位差进行解相位缠绕操作，最后通过整数延迟实现交叠带相位快速校准。
-
公开(公告)号：CN118091221B
公开(公告)日：2024-07-12
申请号：CN202410490025.8
申请日：2024-04-23
申请人： 成都玖锦科技有限公司
IPC分类号： G01R13/02 , G05B19/042 , G06F15/78
摘要： 本发明公开了一种FPGA并行架构的多通道触发偏移调节方法，所述FPGA并行架构包括上位机和两个FPGA处理板，每一个FPGA处理板的输入端均连接有两个信号输入通道，所述多通道触发偏移调节方法包括以下步骤：S1.主从处理板设置及通道定义；S2.触发源选择和预触发深度设置；S3.通道偏移计算；S4.通道触发偏移同步校准；S5.各个通道的触发偏移调节。本发明首先对两片FPGA的信号输入通道进行偏移校正，使得同步间保持触发同步，然后在触发同步的基础上，能够根据用户需求对触发偏移进行控制，方便于进行不同信号的相对相位控制有序显示。
-
-
-
-
-
-
-
-
-
搜索结果
119 条记录 (耗时 0.053 秒)
