公开(公告)号：CN118860653A

公开(公告)日：2024-10-29

申请号：CN202410958220.9

申请日：2024-07-17

申请人： 山东浪潮科学研究院有限公司

发明人： 赵国峰 ,  赵鑫鑫 ,  姜凯 ,  薛海军

IPC分类号： G06F9/50 ,  G06F9/48 ,  G06F12/0811 ,  G06F13/40

摘要： 本发明公开了基于FPGA的多场景数据处理加速系统及方法，属于FPGA加速运算技术领域，本发明要解决的技术问题为如何在充分发挥通用加速卡价值的基础上，实现切换到其他场景的推理运算中，避免资源浪费，采用的技术方案为：包括RISC‑V架构的CPU、GDDR6显存、PCIe控制器、HBM2内存以及N个FPGA计算核心，N大于等于1；RISC‑V架构的CPU、GDDR6显存、PCIe控制器、HBM2内存以及FPGA计算核心通过内部互连高速总线相连；其中，FPGA计算核心由FPGA编程后实现，用于接受主机卸载的计算任务，并根据主机指令，分配制定的资源进行并行处理；在混合加速场景中，根据加速任务中各类型任务所占比重，将N个FPGA计算核心办成为不同类型的计算核心。

公开(公告)号：CN114443538B

公开(公告)日：2024-10-29

申请号：CN202210183292.1

申请日：2022-02-25

申请人： 中国科学院半导体研究所

发明人： 窦润江 ,  于靖一 ,  吴南健 ,  刘力源 ,  刘剑

IPC分类号： G06F13/38 ,  G06F13/40 ,  G06F13/42 ,  G06F12/0811 ,  G06F12/0866

摘要： 本公开提供一种数据模拟装置及方法，装置包括：可编程逻辑器件，用于实现至少一种接口协议，以根据接口协议分别对模拟数据和测试数据进行发送和接收，其中，模拟数据包括第一数据和第二数据，第一数据的传输速率小于第二数据的传输速率；至少一个第一接口，用于连接可编程逻辑器件和至少一个第一待测设备，以传输第一数据和测试数据；和/或，至少一个第二接口，用于连接可编程逻辑器件和至少一个第二待测设备，以传输第二数据和测试数据。本公开提供的数据模拟装置可以集中统一实现与外部大型复杂视觉处理系统等的各接口之间的模拟数据通信，大大提高了外部系统的测试效率。

公开(公告)号：CN118820133A

公开(公告)日：2024-10-22

申请号：CN202411314090.1

申请日：2024-09-20

申请人： 朗坤智慧科技股份有限公司

发明人： 袁存发 ,  汤世康 ,  陆文迪 ,  张强 ,  赵剑之 ,  李重阳 ,  严德玉

IPC分类号： G06F12/0811 ,  G06F12/123 ,  G06F16/23 ,  G06F16/2455 ,  G06N20/00

摘要： 本发明涉及计算机工程技术领域，公开了一种实现工业数据分布式多级缓存一致性的方法及系统，包括：接收数据写入请求，设计多级缓存的一致性协议和分层缓存淘汰策略；设置多级缓存分类和组合方法，分类存储缓存数据，使用不同缓存层级处理不同缓存写入操作，根据实时监控的访问模式和数据特性，动态调整缓存的层次和策略，进行数据库更新；发送缓存更新消息给所有应用节点，节点收到缓存更新消息，更新本地缓存。本发明的多级缓存系统通过灵活的缓存组合、动态调整和智能预热，有效提高系统的整体性能和响应速度，减少首次访问延迟和突发流量的影响。多级缓存一致性协议确保了不同缓存层次间的数据一致性，增强系统的可靠性。

公开(公告)号：CN118672941B

公开(公告)日：2024-10-22

申请号：CN202411154887.X

申请日：2024-08-22

申请人： 山东浪潮科学研究院有限公司

发明人： 李乐乐 ,  王帅 ,  赵鑫鑫 ,  姜凯

IPC分类号： G06F12/0811 ,  G06F12/0813

摘要： 本申请公开了一种任务执行方法、装置、设备及存储介质，涉及缓存技术领域，应用于流式多处理器，包括：基于上位机产生的计算任务生成针对自身一级缓存的读请求；计算任务对应有指令数据和操作数数据；若读请求未命中数据，则通过一级缓存将读请求转发至预设交叉矩阵，以将读请求转发至由若干流式多处理器共享的二级缓存；基于读请求经一级缓存从二级缓存读取指令数据或操作数数据；根据读取到的指令数据或操作数数据执行计算任务，并将运算结果缓存到二级缓存，以便上位机对计算任务对应的运算结果进行处理。这样一来，本申请通过独立一级缓存与共享二级缓存的层次化缓存结构可以高效读取计算任务对应的数据，集中管理缓存资源，降低了延迟。

公开(公告)号：CN118505492B

公开(公告)日：2024-10-22

申请号：CN202410959550.X

申请日：2024-07-17

申请人： 武汉凌久微电子有限公司

发明人： 张彦芳 ,  秦泰 ,  尚文超

IPC分类号： G06T1/60 ,  G06T1/20 ,  G06F12/0811 ,  G06F12/0875

摘要： 本发明提供一种基于多级Cache高速缓存的GPU存储结构，主要从多个流多处理器结构来考虑高性能的GPU存储结构及缓存系统的设计，本发明技术方案的核心体现在加速流多处理器内部数据的存储与加载以及提升流多处理器间数据的交互与共享。为此从GPU的应用场景及渲染过程考虑，设计了线程的私有存储、流处理器内Uniform单元存储、流多处理器间的共享内存Share Memory存储和片外DDR显存存储的完整存储结构以及两级Cache高速缓存既减少了片上资源的占用又减轻了片外存储的访问带宽，同时也加速了GPU数据的加载与传输。

公开(公告)号：CN118732924A

公开(公告)日：2024-10-01

申请号：CN202310341786.2

申请日：2023-03-28

申请人： 华为技术有限公司

发明人： 陈伟

IPC分类号： G06F3/06 ,  G06F12/084 ,  G06F12/0877 ,  G06F12/0811 ,  G06F15/78 ,  G11C11/16

摘要： 一种数据访存方法及片上系统。该方法应用于片上系统，所述片上系统包括处理器和共享缓存，所述共享缓存包括第一MRAM和第二MRAM，所述第一MRAM的数据保持力高于所述第二MRAM，所述第一MRAM的数据写入速度低于所述第二MRAM，所述处理器和所述共享缓存之间通过片上网络进行通信。所述方法包括：对于来自第一处理器的访存请求，将其发送到第一MRAM处理，对于来自第二处理器的访存请求，将其发送到第二MRAM处理。

公开(公告)号：CN118672941A

公开(公告)日：2024-09-20

申请号：CN202411154887.X

申请日：2024-08-22

申请人： 山东浪潮科学研究院有限公司

发明人： 李乐乐 ,  王帅 ,  赵鑫鑫 ,  姜凯

IPC分类号： G06F12/0811 ,  G06F12/0813

摘要： 本申请公开了一种任务执行方法、装置、设备及存储介质，涉及缓存技术领域，应用于流式多处理器，包括：基于上位机产生的计算任务生成针对自身一级缓存的读请求；计算任务对应有指令数据和操作数数据；若读请求未命中数据，则通过一级缓存将读请求转发至预设交叉矩阵，以将读请求转发至由若干流式多处理器共享的二级缓存；基于读请求经一级缓存从二级缓存读取指令数据或操作数数据；根据读取到的指令数据或操作数数据执行计算任务，并将运算结果缓存到二级缓存，以便上位机对计算任务对应的运算结果进行处理。这样一来，本申请通过独立一级缓存与共享二级缓存的层次化缓存结构可以高效读取计算任务对应的数据，集中管理缓存资源，降低了延迟。

公开(公告)号：CN118643005A

公开(公告)日：2024-09-13

申请号：CN202411109838.4

申请日：2024-08-13

申请人： 北京壁仞科技开发有限公司 ,  上海壁仞科技股份有限公司

发明人： 请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名

IPC分类号： G06F15/78 ,  G06F15/167 ,  G06F9/54 ,  G06F12/0811 ,  G06F12/084 ,  G06F12/0842 ,  G06F17/16 ,  G06N20/00

摘要： 本公开提供了一种计算设备、用于计算设备的数据处理方法、计算机可读存储介质和计算机程序产品。该计算设备包括：张量核，所述张量核用于执行矩阵运算；片上存储器，所述片上存储器包括由所述多个矢量核共享的组共享内存；多个矢量核，所述多个矢量核用于基于所述张量核的数据要求从所述计算设备的片外存储器读取所述张量核的矩阵运算的输入数据，并且每个矢量核基于所述矩阵运算的数据排布要求将所述输入数据写入至所述组共享内存；其中，所述张量核从所述组共享内存读取排布后的输入数据，基于所述排布后的输入数据执行矩阵运算，并且将所述矩阵运算的结果数据写入所述组共享内存。

公开(公告)号：CN118626410A

公开(公告)日：2024-09-10

申请号：CN202411096643.0

申请日：2024-08-12

申请人： 北京微核芯科技有限公司

发明人： 郇丹丹 ,  李祖松 ,  邱剑 ,  杨烨 ,  商家玮

IPC分类号： G06F12/0811 ,  G06F12/084

摘要： 本申请提出了一种多级缓存存储系统的访问方法、装置、设备和介质，涉及数据处理技术领域，方法包括：获取多级缓存存储系统的目标请求操作；响应于目标请求操作为第一替换请求操作，获取第一替换请求操作在多级缓存存储系统中的替换区域，以确定第一替换请求操作在多级缓存存储系统中的目标写回区域；获取第一替换请求操作在替换区域内的第一数据块，并将第一数据块替换写回至目标写回区域。无需等待特定条件被满足，即可将数据块替换写回到不同的目标写回区域，提高了数据块的替换写回的灵活性，优化了多级缓存存储系统的访问方法。

公开(公告)号：CN118537205A

公开(公告)日：2024-08-23

申请号：CN202410494780.3

申请日：2024-04-23

申请人： 格兰菲智能科技股份有限公司

发明人： 汪莹 ,  肖恒 ,  武凤霞

IPC分类号： G06T1/60 ,  G06T1/20 ,  G06F12/0811

摘要： 本申请涉及一种渲染目标视图实现方法和图形处理器的一级缓存。所述方法包括：一级缓存接收输出合并单元传输的渲染目标视图的坐标信息，以及获取渲染目标视图的资源类型，在渲染目标视图的资源类型为buffer的情况下，根据输出合并单元的数据布局，获取坐标信息的字节地址，根据字节地址，进行读请求拆分和返回的数据合并，以将内存中的数据写入数据缓存。采用本方法能够将buffer ElementOffset集中在一级缓存处理，输出合并单元不再为buffer RTV做特殊处理，用最小的改动在硬件上支持了buffer RTV，大大降低了硬件实现复杂度，并使图形处理器的使用场景更加灵活，提高了图形处理器的硬件适用性。